stc89c51原理图
合集下载
第2章.89C51硬件结构和原理(补充灌电流与拉电流)[new]
![第2章.89C51硬件结构和原理(补充灌电流与拉电流)[new]](https://img.taocdn.com/s3/m/a4805c2e7375a417866f8fbf.png)
2.2 89C51单片机引脚及其功能
• 当EA引脚接高电平（EA=1）时，CPU只访问片内ROM/EPROM， 并执行片内程序存储器中的指令，当PC（程序计数器）的值超过 0FFFH（89C51、8751为4KB）时，将自动转去执行片外ROM内 的程序。 • 当EA引脚接低电平（接地，EA=0）时，CPU只访问片外 ROM/EPROM，并执行片外程序存储器中的指令，而不管片内是否 有ROM。 • 故对于无片内ROMR 的8031、8032，需要外扩EPROM，此时，EA 引脚必须接地。
☺要查看89C51的振荡电路是否工作，可用
示波器查看该引脚有无脉冲信号输出，若 有则说明振荡器工作正常。
XTAL1 接外部晶振和微调电容的另一端。 若须采用外部时钟电路时，该引脚是外部 时钟的输入端。
6. 输入/输出端口
①P0口（P0.0~P0.7）：P0口是一个漏极开路的8位准双 向I/O端口。每一位口线能驱动8个LS型TTL负载。 • 当P0口作为输入口使用时，要先向端口写“1”。而作 为输出口使用时则不需要。 • P0口内部无上拉电阻，故当作为输出口使用，需输出 高电平时，应加外部上拉电阻。
2．控制线
PSEN： 外部ROM读选通信号端 。在访问片外ROM时（该引脚接 片外ROM 的OE端），定时输出 负脉冲作为读片外ROM的选通信 号。 ☺检查一个89C51最小系统上电后
能否正常工作，可用示波器查 看该引脚有无脉冲输出，若有 ，则说明基本上工作正常。
EA/VPP： EA程序存储器选择信 号端。 VPP固化编程电源输入端(12V)。
WR（外部RAM的“写”选通端） RD（外部RAM的“读”选通端）
2.3 89C51存储器配置
☞ 物理结构（哈佛结构）
STC89C51介绍
STC89C51介绍3.1.1 STC89C51主要功能及DIP封装STC89C51是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。
在单芯片上，拥有灵巧的8 位CPU 和在系统可编程Flash，使得STC89C51为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。
具有以下标准功能：8k字节Flash，512字节RAM，32 位I/O 口线，看门狗定时器，内置4KB EEPROM，MAX810复位电路，三个16 位定时器/计数器，一个6向量2级中断结构，全双工串行口。
另外STC89X51 可降至0Hz 静态逻辑操作，支持2种软件可选择节电模式。
空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。
掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。
最高运作频率35Mhz，6T/12T可选。
STC89C51主要功能如表1所示，其DIP封装如图2所示表1：STC89C51主要功能3.1.2 STC89C52引脚介绍①主电源引脚（2根）VCC(Pin40)：电源输入，接＋5V电源GND(Pin20)：接地线②外接晶振引脚（2根）XTAL1(Pin19)：片内振荡电路的输入端XTAL2(Pin20)：片内振荡电路的输出端③控制引脚（4根）RST/VPP(Pin9)：复位引脚，引脚上出现2个机器周期的高电平将使单片机复位。
ALE/PROG(Pin30)：地址锁存允许信号PSEN(P in29)：外部存储器读选通信号EA/VPP(Pin31)：程序存储器的内外部选通，接低电平从外部程序存储器读指令，如果接高电平则从内部程序存储器读指令。
④可编程输入/输出引脚（32根）STC89C52单片机有4组8位的可编程I/O口，分别位P0、P1、P2、P3口，每个口有8位（8根引脚），共32根。
P0口（Pin39～Pin32）：8位双向I/O口线，名称为P0.0～P0.7P1口（Pin1～Pin8）：8位准双向I/O口线，名称为P1.0～P1.7P2口（Pin21～Pin28）：8位准双向I/O 口线，名称为P2.0～P2.7 P3口（Pin10～Pin17）：8位准双向I/O 口线，名称为P3.0～P 3.7 作频率35Mhz ，6T/12T 可选。
STC89C51系列单片机的结构和原理 共63页
2．外接晶体引脚
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
XTAL2（18脚）：接外部晶体的另一端，振荡反向放大 器的输出端。
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 E A / V PP 等4种形式。
• P2口（P2.0-P2.7，21-28脚）：是带内部上拉的双向I/O口。 向P2口写入1时，P2口被内部上拉为高电平，可用作输入口。 当作为输入脚时，被外部拉低的P2口会因为内部上拉而输出 电流。在访问外部程序存储器和外部数据时分别作为地址高 位字节和16 位地址，此时通过内部强上拉传送1。当使用8 位寻址方式访问外部数据存储器时,P2口发送P2 特殊功能寄 存器的内容。
2．程序的7个特殊入口地址
表1 MCS-51单片机复位、中断入口地址
操作
复位
外部中断0 定时器/计数器0溢出 外部中断1 定时器/计数器1溢出 串行口中断 定时器/计数器0溢出或T2EX端负跳变(52子系 列)
入口地址 0000H 0003H 000BH 0013H 001BH 0023H 002BH
18
PC中内容变化轨迹决定程序流程。当顺序执行程序时自动 加1；执行转移程序或子程序、中断子程序调用时，自动 将其内容更改成所要转移的目的地址。
PC的计数宽度决定了程序存储器的地址范围。PC为16位， 故可对64KB（=216B）寻址。
19
2.3、存储器
程序存储器（FLASH，下载到4 KB ROM） 1．编址与访问
第二章 STC89C51系列单片机的结构和原理
2.1 STC89C51如何控制流水灯 2.2 STC89C51系列单片机的内部结构 2.3 STC89C51系列单片机的主要组成部分 2.4 单片机的复位电路 2.5 单片机最小系统
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
XTAL2（18脚）：接外部晶体的另一端，振荡反向放大 器的输出端。
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 E A / V PP 等4种形式。
• P2口（P2.0-P2.7，21-28脚）：是带内部上拉的双向I/O口。 向P2口写入1时，P2口被内部上拉为高电平，可用作输入口。 当作为输入脚时，被外部拉低的P2口会因为内部上拉而输出 电流。在访问外部程序存储器和外部数据时分别作为地址高 位字节和16 位地址，此时通过内部强上拉传送1。当使用8 位寻址方式访问外部数据存储器时,P2口发送P2 特殊功能寄 存器的内容。
2．程序的7个特殊入口地址
表1 MCS-51单片机复位、中断入口地址
操作
复位
外部中断0 定时器/计数器0溢出 外部中断1 定时器/计数器1溢出 串行口中断 定时器/计数器0溢出或T2EX端负跳变(52子系 列)
入口地址 0000H 0003H 000BH 0013H 001BH 0023H 002BH
18
PC中内容变化轨迹决定程序流程。当顺序执行程序时自动 加1；执行转移程序或子程序、中断子程序调用时，自动 将其内容更改成所要转移的目的地址。
PC的计数宽度决定了程序存储器的地址范围。PC为16位， 故可对64KB（=216B）寻址。
19
2.3、存储器
程序存储器（FLASH，下载到4 KB ROM） 1．编址与访问
第二章 STC89C51系列单片机的结构和原理
2.1 STC89C51如何控制流水灯 2.2 STC89C51系列单片机的内部结构 2.3 STC89C51系列单片机的主要组成部分 2.4 单片机的复位电路 2.5 单片机最小系统
STC89C51单片机硬件结构资料
0023H —— 串口中断入口
( 002BH —— T2溢出中断入口 )
三、内部数据存储器
物理上分为两大区域：00H ~ 7FH即128B内RAM区
7FH
80H ~ FFH即SFR区。
用户RAM区
数据缓冲区、堆栈区、工作 单元
2FH / 30H
位寻址区 （位地址00H ~ 7FH ）
1FH / 20H
PC增1 PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
1、中央处理单元（89C51 CPU） CPU是单片机的核心，是计算机的控制和指挥中心，由运算 器和控制器等部件组成。如图2-2。 运算器 ALU—8位算术和逻辑运算 对4位(半字节)、8位(字节)、16位(双字节)操作 算术运算 -- 加、减、乘、除、加1、减1、BCD数十进制 调整、比较 逻辑运算 -- 与、或、非、异或、求补、移位 TMP1，TMP2 – 8位暂存器 ACC – 8位累加器 累加器ACC经常作为一个操作数经TMP2进入ALU，与 来自TMP1的另一个操作数进行运算，结果存入ACC中 作为89C51内部数据传送的中间寄存器 大部分指令中用注记符A表示，进出堆栈指令时用注记 符ACC表示
一、89C51单片机的基本组成 图2-1所示位89C51带闪存(Flash ROM)单片机的基本结构 框图。
外部时钟 外部事件计数
振荡器和 时序OSC
程序存储器 4KB FlashROM
数据存储器 256B RAM/SFR
2×16位 定 时器/计数器
80C51 CPU
64KB总线 扩展控制器 可编程I/O 可编程全 双工串行口
MCS-51单片机内共有22个特殊功能寄存器，包括PC及SFR。 PC为程序计数器。它是一个双字节寄存器,寻址范围为: 0000H ～ FFFFH，即0 ～ 64KB。
STC89C51系列单片机的结构和原理 ppt课件
第二章 STC89C51系列单片机的结构和原理
2.1 STC89C51如何控制流水灯 2.2 STC89C51系列单片机的内部结构 2.3 STC89C51系列单片机的主要组成部分 2.4 单片机的复位电路 2.5 单片机最小系统
2.1 STC89C51如何控制流水灯
任务：使用单片机控制发光管按一定顺序亮 1.利用Proteus7连接电路图
• P2口（P2.0-P2.7，21-28脚）：是带内部上拉的双向I/O口。 向P2口写入1时，P2口被内部上拉为高电平，可用作输入口。 当作为输入脚时，被外部拉低的P2口会因为内部上拉而输出 电流。在访问外部程序存储器和外部数据时分别作为地址高 位字节和16 位地址，此时通过内部强上拉传送1。当使用8 位寻址方式访问外部数据存储器时,P2口发送P2 特殊功能寄 存器的内容。
2．外接晶体引脚
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
XTAL2（18脚）：接外部晶体的另一端，振荡反向放大 器的输出端。
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 EA /VPP 等4种形式。
输入/输出引脚
• P0口（P0.0-P0.7，32-39脚）：是双向8位三态I/O口。可向 其写入1 使其状态为悬浮，用作高阻输入。P0口也可以在访 问外部程序存储器时作地址的低字节，在访问外部数据存储 器时作数据总线，此时通过内部强上拉传送1。
• P1口（P1.0-P1.7，1-8脚）：是带内部上拉的双向I/O口。向 P1口写入1时，P1口被内部上拉为高电平，可用作输入口； 当作为输入脚时，被外部拉低的P1口会因为内部上拉而输出 电流。
2.1 STC89C51如何控制流水灯 2.2 STC89C51系列单片机的内部结构 2.3 STC89C51系列单片机的主要组成部分 2.4 单片机的复位电路 2.5 单片机最小系统
2.1 STC89C51如何控制流水灯
任务：使用单片机控制发光管按一定顺序亮 1.利用Proteus7连接电路图
• P2口（P2.0-P2.7，21-28脚）：是带内部上拉的双向I/O口。 向P2口写入1时，P2口被内部上拉为高电平，可用作输入口。 当作为输入脚时，被外部拉低的P2口会因为内部上拉而输出 电流。在访问外部程序存储器和外部数据时分别作为地址高 位字节和16 位地址，此时通过内部强上拉传送1。当使用8 位寻址方式访问外部数据存储器时,P2口发送P2 特殊功能寄 存器的内容。
2．外接晶体引脚
XTAL1（19脚）：接外部晶体的一端，振荡反向放大器 的输入端和内部时钟电路输入端。
XTAL2（18脚）：接外部晶体的另一端，振荡反向放大 器的输出端。
3. 控制信号或与其它电源复用引脚
控制信号或与其它电源复用引脚有 RST/VPD、 ALE/PROG.、PSEN 和 EA /VPP 等4种形式。
输入/输出引脚
• P0口（P0.0-P0.7，32-39脚）：是双向8位三态I/O口。可向 其写入1 使其状态为悬浮，用作高阻输入。P0口也可以在访 问外部程序存储器时作地址的低字节，在访问外部数据存储 器时作数据总线，此时通过内部强上拉传送1。
• P1口（P1.0-P1.7，1-8脚）：是带内部上拉的双向I/O口。向 P1口写入1时，P1口被内部上拉为高电平，可用作输入口； 当作为输入脚时，被外部拉低的P1口会因为内部上拉而输出 电流。
第2章 89C51单片机的结构及原理PPT课件
11
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
2. 数据存储器
FF
80
SFR RAM
30
位寻址区
20
工作 寄存器 0-3组
FFFF RAM
外部 RAM
00
0000
12
表 2.2 寄存器与RAM 地址对照表
13
表 2.3 RAM中的位寻址区地址表
14
内部数据存储器高128单元
（特殊功能寄存器区）
程序计数器PC 累加器A 寄存器B 状态字寄存器PSW
4
2.3 89C51系列单片机的引脚功能
2.3.1 89C51系列单片机引脚功能 2.3.2 三总线结构
5
图2-3（a）89C51系列单片机的引脚 6
表2.1 P3口的第二功能表
7
2.3.2 三总线结构
图2-3（b）89C51系列单片机功能引脚分类
(总线结构图）
8
2.4 89C51系列单片机的主要组成部分
外部 ROM EA=0
0000
FF
SFR 80 RAM
30 位寻址区
20
工作 寄存器 0-3组
00
FFFF RAM
外部 RAM
0000
10
1. 程序存储器
在程序存储器中有6个单元具有特殊功能： 0000H～0002H：是所有执行程序的入口
地址，89C51复位后，CPU总是从0000H单 元开始执行程序。 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。
0
1
3组
18H~1FH
R0~R7
堆栈指针SP：按照先进后出、后进先出 的原则存取RAM区域。
第二章89C51单片机的硬件结构和原理精品PPT课件
牢牢记住：振荡周期 = 晶振频率fosc的倒数； 1个机器周期 = 12个振荡周期； 1个指令周期 = 1、2、4个机器周期
2.1.4 复位和复位电路
•
单片机在重新启动时都需要复位，MCS-51
系列单片机有一个复位引脚输入端RST。
➢ MCS-51系列的单片机复位方法为：在RST上
加一个维持两个机器周期以上的高电平，则单 片机被复位。
➢ 复位时单片机各部分将处于一个固定的状态
➢ 常用的MCS-51单片机复位电路
➢ 上电自动复位电路
➢ 手动复位电路
➢ “看门狗”复位电路
复位后单片机各单元的初始状态
寄存器 PC
ACC
B PSW SP DPTR P1、P2 P3、P4
IP IE
初始状态值 0000H 00H 00H 00H 07H 0000H
Vcc
C1 +
22uF R2
200
RST/VPD
R1 1K
Vs
GND
在系统运行过程中， 有时可能需要对系 统进行复位，以避 免对硬件经常加电 或断电而造成的伤 害，我们可以采用 手动复位的方式。 具体的电路如图所 示。
“看门狗”复位电 路
未稳压电源 R1
R2
WDI
RESET
PFI
WDO
MR
MAX813L
限频率可能有差别）。
C1
XT AL1
30 pF
C2 GND
30 pF
MC S-5 1 XT AL2
常用单片机的最高时钟频率
单片机型号
最高时钟频率
8031 8051
12MHz 12MHz
8751 AT89C2051
12MHz 24MHz
2.1.4 复位和复位电路
•
单片机在重新启动时都需要复位，MCS-51
系列单片机有一个复位引脚输入端RST。
➢ MCS-51系列的单片机复位方法为：在RST上
加一个维持两个机器周期以上的高电平，则单 片机被复位。
➢ 复位时单片机各部分将处于一个固定的状态
➢ 常用的MCS-51单片机复位电路
➢ 上电自动复位电路
➢ 手动复位电路
➢ “看门狗”复位电路
复位后单片机各单元的初始状态
寄存器 PC
ACC
B PSW SP DPTR P1、P2 P3、P4
IP IE
初始状态值 0000H 00H 00H 00H 07H 0000H
Vcc
C1 +
22uF R2
200
RST/VPD
R1 1K
Vs
GND
在系统运行过程中， 有时可能需要对系 统进行复位，以避 免对硬件经常加电 或断电而造成的伤 害，我们可以采用 手动复位的方式。 具体的电路如图所 示。
“看门狗”复位电 路
未稳压电源 R1
R2
WDI
RESET
PFI
WDO
MR
MAX813L
限频率可能有差别）。
C1
XT AL1
30 pF
C2 GND
30 pF
MC S-5 1 XT AL2
常用单片机的最高时钟频率
单片机型号
最高时钟频率
8031 8051
12MHz 12MHz
8751 AT89C2051
12MHz 24MHz
89C51单片机硬件结构和原理
缓冲器
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
ALU PSEN ALE EA RET 定 时 控 制 指 令 译 码 器 OSC XTAL1 XTAL2 指 令 寄 存 器
PC增1 中断、串行口和定时器
PSW PC DPTR P1锁存器 P1驱动器 P1.0-P1.7 P3锁存器 P3驱动器 P3.0-P3.7
第2 章
89C51单片机硬件结构和原理
VPP：用于在对89c51的片内Flash ROM编程时，施加 (12V～21V）高压的输入端。
4. I/O端口 P0～P3
（1） P0口（P0.0～P0.7，39～32pin，I/O） 是漏极开路的8位准双向 I/O 端口。
G
D S
准双向
当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。
第2 章
89C51单片机硬件结构和原理
（3） P2口（P2.0～P2.7，21－28，I/O)
带内部上拉电阻的8位 准双向I/O端口。 ① 当有外部存贮器时，用作高8 位地址总线。 ② 当无外部存贮器时，可用作一般I/O线。输出输入时的情 况同P1口。
（4） P3口（P3.0～P3.7，10～17pin，I/O） 双功能口。 带内部上拉电阻的8位准双向I/O端口。 每位能驱动4个LS型TTL负载。 P3口除作为一般I/O口外，每个引脚都有第二功能。 第一功能：一般I/O口，准双向，输出输入时的情况同P1口。 第二功能：系统控制信号，定义如下：
第2 章
89C51单片机硬件结构和原理
第2 章
89C51单片机硬件结构和原理
与8051相比，89C51具有两种用软件选择的节电工作方式——
空闲方式：CPU停止工作，RAM、定时/计数器、中断系统等继续工作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
R48
R39
103
U27
C
CS _RTL8019 CS _USB
74HC138A
1 C21 C22 104 C23 104 C24 104
LED
旧底图总号
D
底图总号
104
更改 标记
数量 更改单号
签名
日期
更改 标记
数量 更改单号
签名
日期
更改 标记
数量 更改单号
签名
日期
拟 制 审 核
D
CPU
标准化 签名 日期 批 准 等级标记 第1张 共 4张
A
S2
103 103 103 103 103
XTAL1
+
U9
R52 33R0 3 4 7 8 13 14 17 18 11 1 D0 D1 D2 D3 D4 D5 D6 D7 LE OE Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 2 5 6 9 12 15 16 19 R31
A
C32
20P
XTAL2
B
P37/ RD P36/ WR
SMEMRB SMEMWB RSTDRV AEN IOCHRDY SD0 SD1 SD2 SD3 SD4 SD5 SD6 SD7 GND TPOUT+ TPOUTVDD TXTX+ X1
BD4 BD5 BD6 BD7 EECS BCSB BA14 BA15 BA16 BA17 VDD BA18 BA19 BA20 BA21 JP AUI LED2 LED1 LED0 LEDBNC TPIN+ TPINVDD RX+ RXCD+ CDGND X2
1
格式（3）
2
3
制图：
4
描图：
5
图幅：
DB25_2
R50 R62
33R0 33R0
P17/SCK RST
DB25_15
R27
33R0
74HC373
J8 DB25_2 A[0:7] U1 P10 P11 P12 P13/SCL P14/SDA P15/MOSI P16/MISO P17/SCK RST RXD TXD P32/ INT0 P33/ INT1 P34/T0 P35/T1 P36/ WR P37/ RD XTAL2 XTAL1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 P1.0/T2 P1.1/T2EX P1.2 P1.3 P1.4 P1.5/MOSI P1.6/MISO P1.7/SCK RST P3.0/RXD P3.1/TXD P3.2/ INT0 P3.3/ INT1 P3.4/T0 P3.5/T1 P3.6/ WR P3.7/ RD XTAL2 XTAL1 GND AT89S52 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA /VPP ALE/ PROG PSEN P2.7/A15 P2.6/A14 P2.5/A13 P2.4/A12 P2.3/A11 P2.2/A10 P2.1/A9 P2.0/A8 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 D0 D1 D2 D3 D4 D5 D6 D7 EA /VPP P2A15 P2A14 P2A13 P2A12 P2A11 P2A10 P2A9 P2A8 PSEN D[0:7] D0 D1 D2 D3 D4 D5 D6 D7 3 4 7 8 13 14 17 18 11 1 D0 D1 D2 D3 D4 D5 D6 D7 LE OE DB25_15 DB25_5 DB25_16 DB25_17 DB25_1 2 4 6 8 10 C40 104
U18
I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 11 12 13 15 16 17 18 19 D0 D1 D2 D3 D4 D5 D6 D7
D[0:7]
MOSI MISO SCK RST
LE
1 3 5 7 9
HEADER-2X5
B
B
103 103 103 103 P2A12 P2A13 P2A14 1 2 3 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7 R76 R64 R63 R44
R53
C49 R35
R54
9 10 11 12
PGND PGND GND GND
B
HR911103C
Y4
D0 D1 D2 D3 D4 D5 D6 D7
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
C50
RST CS_RTL8019
103
6040
103
U17_1 P32/ INT0
P2A12 P2A13 P2A14
1 2 3
A B C
EA /VPP
R66
33R0 P2A15
2
4.7K
D15 S3
4 5 6
G2A G2B G1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
R32
R36
R47
更改 标记
R46R65 R8Fra bibliotekC44
C47
Y2
C48
1 2 3 4 5 6
RST _USB
+
C41
R12
V33
U6 PDIUSBD12-08
1
2
旧底图总号
D
R34 R10 R11
数量 更改单号
签名
日期
更改 标记
数量 更改单号
签名
日期
更改 标记
数量 更改单号
签名
日期
底图总号
P33/ INT1 P34/T0
D[0:7]
C
C42 C43 C4 C5
C
+
VCC_USB C7 C45 J5 D0 D1 D2 D3 D4 D5 D6 D7 ALE/ PROG CS _USB SUSP_USB INT _USB 1 2 3 4 5 6 7 8 9 10 11 12 13 14 R7 DATA0 DATA1 DATA2 DATA3 GND DATA4 DATA5 DATA6 DATA7 ALE CS SUSPEND CLKOUT INT_N A0 VOUT33 D+ DVDD XTAL2 XTAL1 GL_N RESER_N EOT_N DMACK_N DMREQ WR-N RD_N 28 27 26 25 24 23 22 21 20 19 18 17 16 15 D12A0 R5 R6 C2 R72 RST _USB C3 P36/ WR P37/ RD R9 D1
1
2
3
4
5
6
C31 R26
20P
R21
0
Y1
102 11.0592M C1 10uF RST R2 DB25_5 DB25_16 103 DB25_17 R55 R58 R60 33R0 33R0 33R0 R61 R57 R59 R56 R51 R49 33R0 33R0 P16/MISO P15/MOSI
JP1 R33 SIP3 1 2 3
103
C
P10 P11 P12 P13/SCL P14/SDA P15/MOSI P16/MISO P17/SCK RST RXD TXD P32/ INT0 P33/ INT1 P34/T0 P35/T1 P36/ WR P37/ RD XTAL2 XTAL1
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
A
80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61 60 59 58 57 56 55 54 53 52 51
拟 制 审 核
R29 R45 INT _USB SUSP_USB D12A0
D
标准化 批 准
USB_ETHERNET
等级标记
第2张
共 4张
签名
日期
1
格式（3）
2
3
制图：
4
描图：
5
图幅：
6
1
2
3
4
5
6
A
A
U17 U17_1 1 2 3 4 A0 A1 A2 GND U10 VCC WP SCL SDA 8 7 6 5 R70 C33 P13/SCL P14/SDA C46 104 475 33R0 1 2 3 IR1308
C25
C26
C27
C28
C29
C30 C18 C11 C12
C9
C13
R42
R43
R41
U21 R37 1 3 2 7 6 8 TD+ TCTT TDRD+ RCTR RDLED_G+ LED_GLED_YLED_Y+ 15 16 13 14 5 4
ACT LINK
R40
+5V ACT LINK +5V
B
R67
103 103
R68
R77
103
R13 R14
R30 DB9
103 103 R69 U2 1 2 3 4 5 6 7 CS VCC NC NC VIN+ CLK NC NC DO VINNC NC GND VREF ADC0831A 14 13 12 11 10 9 8 P10 C36 104 P11 P12 SCREEN 1 2 3