基本单元电路
电子线路基础(梁明理)第3章
第3章 集成运算放大电路
3.4 基本运算电路 3. 积分电路
v1 i1 = = iC R1
iC = −C
dvo dt
1 1 vo =- ∫ iC dt = ∫ vi dt C R1C
第3章 集成运算放大电路
3.4 基本运算电路 4. 微分电路
vo =-iR = − RC dvi dt
第3章 集成运算放大电路
第3章 集成运算放大电路
3.1 集成运放的基本单元电路
集成运放是一个高放大倍数的多级直接耦合放大电路。 集成运放是一个高放大倍数的多级直接耦合放大电路。
vo = Avo (vP − vN )
第3章 集成运算放大电路
输入级
3.1 集成运放的基本单元电路
第3章 集成运算放大电路
中间级
3.1 集成运放的基本单元电路
第3章 集成运算放大电路
3.3 集成运放的基本电路 2. 同相放大电路
vP = vi
vn = R2 R1
R1 vo R1 + R2
Av = 1 +
第3章 集成运算放大电路
3.3 集成运放的基本电路 3. 差分输入放大电路
vi1 − vn vi1 − vo = R1 R2 R2 vp = vi2 R1 + R2
R p =R1 // R2 // R3 // R4 ≈ 1.3kΩ
R4 R4 =5 R1 = = 20kΩ R1 5 R4 R4 =0.2 R3 = = 500kΩ R3 0.2
第3章 集成运算放大电路
习题课
vI1 − vp R1 vI2 − vp R2 vI3 − vp R3
&# vI2 vI3 vp + + = + + R1 R2 R3 R1 R2 R3 令Rp = R1 // R2 // R3
电路单元知识点总结
电路单元知识点总结一、电路基础知识1. 电流、电压、电阻的概念及关系2. 串联电路和并联电路的特点及区别3. 电路的基本元件：电源、导线、电阻、电容、电感4. 安全用电知识：绝缘、漏电保护、过载保护等二、电阻电路1. 电阻的基本性质及分类2. 串联电阻、并联电阻的计算方法3. 电阻的等效电路4. 电阻的功率计算三、电容电路1. 电容的基本性质及分类2. 电容的充放电规律3. 电容的串联和并联4. 电容的能量计算四、电感电路1. 电感的基本性质及分类2. 电感的串联和并联3. 电感的能量存储4. 交流电路中的电感五、交流电路1. 交流电的基本概念2. 交流电的参数：频率、周期、有效值3. 交流电的基本电路：电容电路、电感电路、RLC电路4. 交流电的复数分析六、二极管和晶体管1. 二极管的基本特性2. 二极管的工作原理3. 晶体管的基本特性4. 晶体管的工作原理七、运算放大器1. 运算放大器的基本原理2. 运算放大器的输入输出特性3. 运算放大器的基本电路：放大电路、求和电路、积分电路4. 运算放大器的应用八、数字电路1. 逻辑门电路的基本概念2. 逻辑门电路的基本元件与符号3. 逻辑门电路的基本特性4. 组合逻辑电路和时序逻辑电路的基本原理以上是电路单元的基本知识点总结，下面我将详细展开一些典型的知识点进行解释和说明。
首先我们来谈一谈电路基础知识。
在电路中，电流、电压、电阻是最基础且最重要的概念。
电流是电荷的流动，一般用符号“I”表示，单位是安培(A)；电压是电场的作用力，一般用符号“U”表示，单位是伏特(V)；电阻是阻碍电流流动的物理量，一般用符号“R”表示，单位是欧姆(Ω)。
它们之间有一个很重要的关系：欧姆定律。
根据欧姆定律，电压等于电流乘以电阻，即U=IR。
这是电路中最基本的公式之一，也是很多问题的起点。
电路单元中，最常见的电路分类是串联电路和并联电路。
串联电路是指电流只有一条路径，通过各个电阻、电容、电感等元件，而并联电路是指电流有多条路径，并行通过各个元件。
电路的基本元件
退出开始§1-4电路中的基本元件第2页电路元件是电路模型的基本单元，分为以下类型：元件分类线性元件：元件参数不随电流或电压变化非线性元件：元件的参数随着电流或电压的变化而变化有源元件：向外界提供能量的元件，如电压源、电流源无源元件：不能产生能量，如电阻、电容、电感二端元件：两个与外界相连的端钮多端元件：多个端钮第3页元件分类•也可以按照使用性质分类：•耗能元件，电阻•储能元件，电容（电场能）、电感（磁场能）•电源元件，电压源、电流源。
实际电源：如电池•受控源，如三极管、可控硅4页内容提要•电阻元件•独立电源•受控电源页在物理学中，用电阻（resistance）来表示导体对电流阻碍作用的大小。
导体的电阻越大，表示导体对电流的阻碍作用越大。
页定义：如果一个元件的端电压u和通过的电流i是关联参考方向，其伏安关系（Voltage Current Relationship,7页1、电阻•实例：电阻器、灯泡、电路丝金属膜电阻碳质电阻线绕电阻线绕电位器碳膜电位器•电阻特点(2)•双向性：连接电阻时，两个端钮可互换位置•耗能性：无论何种情况，电阻总是吸收功率，为耗能元件•无记忆性：任意时刻的u、i与以前的取值无关•电阻在电路中的作用：分压、降压、限流、负载、分流、匹配等作用8页电阻元件是实际电阻器的抽象模型，只反映电阻器对电流呈现阻力的性能。
第9页3、电压电流关系(VCR-Voltage Current Relation)（伏安特性）伏安特性曲线：在u -i 平面(或i -u 平面)上绘出的元件的VCR 。
线性电阻元件的伏安特性曲线是一条经过坐标原点的直线。
电阻值决定了直线的斜率。
电阻元件是一种无记忆元件。
线性(linear)，非线性(nonlinear)第10页如果电阻的伏安特性曲线是过原点的在一、三象限且斜率固定的直线且不随时间变化，则这种电第11页如果电阻的伏安特性曲线不是过原点的直线，而类似于下图所示曲线，则这种电阻为非线性第12页Ru i R i u p 22=⋅=⋅=G i u G i u p 22=⋅=⋅=或第13页二、独立电源电路中只要含有能量消耗的元件，就必须有电源。
模拟集成电路基本单元
频率稳定性分析
分析电路在不同频率下的 稳定性，确保电路在不同 频率下都能正常工作。
04
CHAPTER
基本单元设计
设计流程
电路原理图设计
根据设计目标，选择合适的电路 拓扑和元件，设计电路原理图。
参数提取与仿真验证
根据电路原理图，提取元件参数， 建立数学模型，进行仿真验证， 确保电路性能满足设计目标。
THANKS
谢谢
版图绘制与优化
将电路原理图转化为版图，进行 布局和布线优化，提高电路的可 制造性和可靠性。
确定设计目标
明确电路的功能、性能指标和限 制条件，如功耗、尺寸、成本等。
可靠性分析
对版图进行可靠性分析，如工艺 角分析、噪声容限分析等，确保 电路在实际应用中的稳定性。
设计方法
手工设计
混合方法
根据经验和理论知识，手动选择和设 计电路元件和拓扑结构。
比较器
总结词
比较器是模拟集成电路中的基本单元之一，用于比较两个输 入信号的大小。
详细描述
比较器具有高灵敏度、低失调电压和低功耗等特点，能够快 速准确地比较两个输入信号的大小关系，输出相应的逻辑状 态，广泛应用于阈值检测、脉冲整形等电路中。
滤波器
总结词
滤波器是模拟集成电路中的基本单元之一，用于提取信号中的特定频率成分。
技术挑战
由于模拟电路元件的多样性和复杂性，模拟集成电路设计面临诸多 技术挑战，需要不断探索和创新。
模拟集成电路的发展历程
01
早期发展
20世纪50年代，模拟集成电路开始出现，主要用于简单的放大和滤波
功能。
02
快速发展
20世纪60年代至70年代，随着半导体工艺的进步和集成电路设计技术
数字电路的基本单元
数字电路的基本单元一、数字电路基本单元概述1. 逻辑门- 与门（AND Gate）- 逻辑功能：当所有输入为高电平（逻辑1）时，输出才为高电平；只要有一个输入为低电平（逻辑0），输出就是低电平。
其逻辑表达式为Y = A· B（对于两个输入A和B的情况）。
在电路符号上，与门有多个输入引脚和一个输出引脚，常用的电路符号是一个长方形，输入在左边，输出在右边，中间有一个“&”符号表示与逻辑。
- 或门（OR Gate）- 逻辑功能：只要有一个输入为高电平，输出就为高电平；只有当所有输入都为低电平时，输出才为低电平。
逻辑表达式为Y=A + B（对于两个输入A和B的情况）。
电路符号也是长方形，输入在左，输出在右，中间有一个“≥1”的符号表示或逻辑。
- 非门（NOT Gate）- 逻辑功能：实现输入电平的取反操作，输入为高电平则输出为低电平，输入为低电平则输出为高电平。
逻辑表达式为Y=¯A。
电路符号是一个三角形，在三角形的输入端或者输出端有一个小圆圈，表示取反操作。
- 与非门（NAND Gate）- 逻辑功能：先进行与运算，然后再对结果取反。
逻辑表达式为Y=¯A· B。
与非门的电路符号是在与门符号的基础上，在输出端加上一个小圆圈，表示取反。
- 或非门（NOR Gate）- 逻辑功能：先进行或运算，然后再取反。
逻辑表达式为Y = ¯A + B。
或非门的电路符号是在或门符号的基础上，在输出端加上一个小圆圈。
- 异或门（XOR Gate）- 逻辑功能：当两个输入电平不同时，输出为高电平；当两个输入电平相同时，输出为低电平。
逻辑表达式为Y=A⊕ B = A·¯B+¯A· B。
异或门的电路符号是一个长方形，中间有一个“=1”的符号。
- 同或门（XNOR Gate）- 逻辑功能：与异或门相反，当两个输入电平相同时，输出为高电平；当两个输入电平不同时，输出为低电平。
9-数字集成电路基本单元与版图
NMOS传输门(续)
假定： = 0 —— V = 0
= 1 —— V = Vdd I = 0 —— Vi = 0 I = 1 —— Vi = Vdd
则传输门的输出电压Vo特性为，
=0 —— VO= VO =1 —— VO= min(Vi， V -Vtn)
NMOS传输门(续)
7
CMOS反相器的转移特性
NMOS：
Vi < Vtn Vi > Vtn
截止 导通
PMOS：VVii
> <
Vdd Vdd
-
|Vtp| |Vtp|
截止 导通
PMOS视为NMOS的负载，可以像作负载线一样，把PMOS的 特性作在NMOS的特性曲线上
整个工作区 分为五个区域
ABCDE
8
CMOS反相器的转移特性(续1)
R1B
A
T1A
T2A T2B
T1B
B
Re2
R4
T4
D L
T3
A
B
GND
（a）
GND
≥1
L AB
（b）
5
第九章 数字集成电路基本单元与版图
9.1 TTL基本电路 9.2 CMOS基本门电路及版图实现 9.3 数字电路标准单元库设计 9.4 焊盘输入输出单元 9.5 了解CMOS存储器
6
9.2.1 CMOS反相器
处于饱和区，等效一个电流源：
Idsp =
p
2
(Vi
Vdd
Vtp )2
NMOS强导通，等效于非线性电阻
Idsn
n
Vi
Vtn
Vdsn
逻辑门：数字电路的基本单元
逻辑门：数字电路的基本单元数字电路的基本结构数字电路是电子电路中的一种用于处理数字信号（由高和低电平表示）的电路。
它由数字逻辑门和其他辅助元件组成，可以执行各种逻辑和算术操作。
数字电路在计算机、通信、控制系统等领域得到广泛应用。
数字电路主要处理离散的、离散的数字信号，与模拟电路相对。
数字信号是以离散时间和离散幅度的形式表示信息的信号。
数字电路使用逻辑门来操作和处理这些数字信号，逻辑门根据输入信号的逻辑关系产生输出信号。
逻辑门是由晶体管、集成电路或其他逻辑元件组成的电路，用于执行布尔逻辑运算和控制信号的处理。
逻辑门具有特定的输入端和输出端，根据输入信号的逻辑状态产生相应的输出信号。
常见的基本逻辑门包括与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）等。
与门在所有输入为高电平时输出高电平，其他情况输出低电平；或门在任一输入为高电平时输出高电平，全为低电平时输出低电平；非门将输入信号进行取反操作；异或门在奇数个输入信号为高电平时输出高电平，偶数个输入信号为高电平时输出低电平。
逻辑门是数字电路中的基本构建块，它们按照逻辑运算规则产生输出信号，从而实现各种数据处理和逻辑运算。
逻辑门的设计和应用是数字电路设计的核心内容，它们通过不同的逻辑组合和电路连接方式实现多种功能。
例如，通过级联多个逻辑门可以实现多位加法器、多路选择器、寄存器等功能。
这些逻辑单元在计算机系统、通信系统、控制系统和数字电子设备中起着重要作用。
数字电路的基本元素：逻辑门1.与门（AND）与门（AND）是数字电路中最基本的逻辑门之一。
它具有两个或多个输入端和一个输出端。
当且仅当所有输入信号同时为高电平（1）时，输出为高电平；否则，输出为低电平（0）。
与门的工作原理基于布尔代数的运算规则。
在布尔代数中，逻辑与运算的结果仅在所有输入都为真（1）时为真（1），否则为假（0）。
与门利用逻辑电平的高低来实现这种逻辑运算。
在基本的二输入与门电路中，通常采用两个输入端，表示为A和B，并具有一个输出端。
基本单元电路
ห้องสมุดไป่ตู้i Ck Rik
k 1
N
Di R 1C 1 R 1C 2 (R 1 R 3 ) C 3 (R 1 R 3 ) C 4 (R 1 R 3 R i ) Ci
无分支的RC链（梯形链）：
在节点i处的Elmore延时为：
Di R1C1 ( R1 R2 )C2 ( R1 R2 Ri )Ci
过渡区的宽度近似为一段增益等于 开关阀值VM处的增益g与VOH、VOL的 交点，误差很小
VM
VOL VIL VIH
Vin
图9 对VTC进行逐段线性近 似简化了VIL和VIH的推导
结论：在过渡区有较高的增益是 我们所希望的
器件参数变化
2.5 2 Vout(V) 1.5 1 0.5 00 0.5 Good NMOS Bad PMOS
– 门本身的内部扩散电容
• 漏扩散区的面积越小越好
– 互连线电容
– 扇出电容
• 增加晶体管的W/L比 – 设计者手中最有力和最有效的性能优化工具 – 注意自载效应! – 一旦本征电容(即扩散电容)开 始超过由连线和扇出形成的外部负载，增加门 的尺寸就不再对减少延时有帮助，只是加大了 门的面积
传播延时表达式
求解VM的情形是电源电压足够 高，所以这两个器件可被假设为 都处于速度饱和，同时忽略沟长 调制效应
针对长沟道器件或低电源电 压的反相器开关阈值
开关阈值(VM)
开关阈值VM定义为Vin = Vout的点(在此区域由于VDS = VGS ， PMOS和NMOS总是饱和的)
比值r:PMOS和NMOS相对驱动强度的比
M4
Vout
CGD12 M1 CDB1 Cw CG3 M3
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
W / L p W / L n
k n 'VDSATn (VM VTn VDSATn / 2) k p 'VDSATp (VDD VM VTp VDSATp / 2)
求解VM的情形是电源电压足够 高，所以这两个器件可被假设为 都处于速度饱和，同时忽略沟长 调制效应
针对长沟道器件或低电源电 压的反相器开关阈值
开关阈值(VM)
开关阈值VM定义为Vin = Vout的点(在此区域由于VDS = VGS ， PMOS和NMOS总是饱和的)
比值r:PMOS和NMOS相对驱动强度的比
j 1 反相器链的总延时：
tp
t
N
p,j
C g , j1 t p0 1 C g , j j 1
N
• 假设Cg,1和CL给定 – 推导反相器尺寸系数是多少？
确定反相器链的尺寸
• 每一个反相器的最优尺寸是与它相邻的前后两个 反相器尺寸的几何平均数－这意味着每个反相器 的尺寸都相对于它前面反相器的尺寸放大相同的 t p C g , j C g , j 1C g , j 1 0 倍数f，即每个反相器都具有相同的等效扇出，因 C g , j 而也就具有相同的延时
– 门本身的内部扩散电容
• 漏扩散区的面积越小越好
– 互连线电容
– 扇出电容
• 增加晶体管的W/L比 – 设计者手中最有力和最有效的性能优化工具 – 注意自载效应! – 一旦本征电容(即扩散电容)开 始超过由连线和扇出形成的外部负载，增加门 的尺寸就不再对减少延时有帮助，只是加大了 门的面积
传播延时表达式
F(In1,In2,…InN)
1
2
N
InN In1 In2 InN
PDN
下拉网络：每当F(In1,In2,…InN) = 0时，它 将提供一条在输出和GND之间的通路 由NMOS管构成
CMOS组合逻辑门的设计. 28
例2 CMOS复合门的综合 VDD B A
C
D
F D A ( B C )
M4
Vout
CGD12 M1 CDB1 Cw CG3 M3
Vout2
本征MOS晶体管电容
外部MOS晶体管(扇出)电容
连线电容
传播延时与电源电压的关系
假设忽略沟长调制系数，并且电源电压VDD》VTn+VDSATn/2
5.5 5 4.5 4 3.5 3 2.5 2 1.5 1 0.8
提高电源电压可以 降低延时，即可用 功耗换取性能。
动态功耗 短路功耗 静态功耗
• 功耗-延时积或每操作的能量损耗
PDP = CLVDD2 fmax tp = CLVDD2 /2
• 能量-延时积
EDP = PDP tp = Pav tp2= tp (CLVDD2)/2
第四章 基本单元电路
• MOS反相器 • CMOS组合逻辑门
– – – – 互补CMOS 有比逻辑(伪NMOS和DCVSL) 传输管逻辑 动态门
RC-Models
集总和分布RC网络的阶跃响应比较
5
第四章 基本单元电路
• MOS反相器 • CMOS组合逻辑门
1、CMOS 反相器的 VTC
NMOS off PMOS res
0 Vin VTn
Vout
NMOS sat PMOS res
VTn Vin Vout VTp
2.5
概念：
2.1 互补CMOS
• 静态CMOS门是上拉网络(PUN)和下拉网 络(PDN)的组合 • PUN和PDN网络是以相互排斥的方式构成 V 的 由PMOS管构成 •In 在稳定状态时输出节点总是一个低阻节点 上拉网络：每当F(In ,In ,…In ) = 1时，它
DD 1
In2
PUN
将提供一条在输出和VDD之间的通路
所有工作 点不是在 高输出电 平就是在 低输出电 平上
2 1.5 1 0.5 0.5 1
NMOS sat PMOS sat
Vout VTp Vin Vout VTn Vout VTn Vin VDD VTp
NMOS res PMOS sat
NMOS res PMOS off V
Di Ck Rik
k 1
N
Di R 1C 1 R 1C 2 (R 1 R 3 ) C 3 (R 1 R 3 ) C 4 (R 1 R 3 R i ) Ci
无分支的RC链（梯形链）：
在节点i处的Elmore延时为：
Di R1C1 ( R1 R2 )C2 ( R1 R2 Ri )Ci
A D B C
CMOS组合逻辑门的设计. 29
思考题6.1 确定互补CMOS门中晶体管的尺寸
B A 4 3
8 6 8 6 6 2 2C 2
C
D 4 A D 1 B
OUT D A B C
CMOS组合逻辑门的设计. 30
多个逻辑门连接的网络
Delay t p 0 pi g i f i /
VDD VTp Vin VDD
in
1.5
2
2.5
图5
由图5.4(VDD=2.5V)推导出的CMOS反相器的VTC
2、反相器的开关阈值(VM)
怎样得到 VM? 开关阈值VM定义为Vin = Vout的点
PMOS: sat NMOS: sat (Vin=Vout) 即VGS=VDS
两 种 情 况
4、 再谈稳定性
器件尺寸的变化只是引起开关阈值的平移
Good PMOS Bad NMOS
Nominal
“ 好” 的MOS 管： 沟道较短、较宽 栅氧较薄、器件阈值较 低
1
1.5 Vin(V)
2
2.5
计算电容值
Vin
5 CMOS反相器的性能：动态特性
Vout CL CG4 CDB2 Vout2
M2 Vin
t (normalized)
t pHL
CL 0.52 (W / L )n k n 'V DSATn
当电源电压足够 高时，延时与电 源电压无关 电压过高会引起可 靠性问题（氧化层 击穿、热电子等） 15
p
1
1.2
1.4
1.6
1.8
2
2.2
2.4
V
DD
(V)
• 减小CL
设计技术----减小一个门的传播延时
• 对于 = 0(忽略自载)时的解，最优级数N = ln (F)，
优化有效扇出
5 4.5 4 3.5 3 2.5 0 0.5 1
7 6 5 4 3 2 1 0
1.5
2
2.5
3
1
1.5
2
2.5
f
3
3.5
4
4.5
5
CMOS反相器. 24
• 选择扇出值大于最优值并不会过多地影响延时， 但能减少所要求的缓冲器级数和实现面积。 – 通常的做法是选择最优的扇出为4(对于 = 1) – 但采用过多的级数对延时会有明显的负面影响
f
N
C L C g ,1
N
F
– 其中F代表该电路的总等效扇出， t p N t p 0 1 N F F=CL/Cg,1 • 以及通过该反相器链的最小延时： • 当只存在一级时，tp和F是线性关系。加入第二级
确定反相器链尺寸的例子
In Cg,1 1
Out
CL = 8 Cg,1
过渡区的宽度近似为一段增益等于 开关阀值VM处的增益g与VOH、VOL的 交点，误差很小
VM
VOL VIL VIH
Vin
图9 对VTC进行逐段线性近 似简化了VIL和VIH的推导
结论：在过渡区有较高的增益是 我们所希望的
器件参数变化
2.5 2 Vout(V) 1.5 1 0.5 00 0.5 Good NMOS Bad PMOS
4
tp
3.5
3 1 2 3 4
= (W/Lp)/(W/Ln)
图18 CMOS反相器的传播延时与PMOS对NMOS管比值β的关系
反相器链
• 目标是要使通过反相器链的延时最小
In Cg,1 1 2 N CL Out
C g , j1 t p0 1 f j t p , j t p0 1 C g , j 第j级反相器的延时：
功耗、能量和能量延时
• 动态功耗
– 由充放电电容引起的动态功耗 – 切换时在电源和地线之间短路电流引起的功耗
• 静态功耗 • 综合考虑
功耗
• CMOS反相器的总功耗：
Ptot = Pdyn + Pdp + Pstat = CLVDD2 f01 + tscVDD Ipeak f01 + VDD Ileak
Cw r (1 ) Cdn1 C gn 2
当导线电容可以忽略时,
opt r
பைடு நூலகம்
当导线电容占主导时,应取较大的值
这一分析结果是当以对称性和噪声容限为代价时，较小的器件尺寸 得到较快的设计
例5.6 确定以相同门为负载的CMOS反相器的尺寸
5 10
-11
4.5
tpLH
tpHL
为2.4 (= 31 k/13 k)时将得 到对称的瞬态响应，不一定得 到最小的延时tp 为1.6~1.9时得到最优性能 因此该工作点适用于器件延时 为主要考虑因素时，通过减小 5 PMOS尺寸来减小延时