电子科技大学集成电路原理实验集成电路版图识别与提取王向展
电子科技大学集成电路原理实验CMOS模拟集成电路设计与仿真王向展
实验报告课程名称：集成电路原理实验名称： CMOS模拟集成电路设计与仿真小组成员：实验地点：科技实验大楼606 实验时间： 2017年6月12日2017年6月12日微电子与固体电子学院一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图 1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：SR=I5I I第一级增益：I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益：I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽：GB=I I2I I输出级极点：I2=−I I6I I零点：I1=I I6I I正CMR：I II,III=I II−√5I3−|I II3|(III)+I II1,III负CMR：I II,III=√I5I1+III5,饱和+I II1,III+I II饱和电压：III,饱和=√2I III功耗：I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
电子科技大学 集成电路原理实验模拟集成电路版图设计与验证 王向展
实验报告课程名称：集成电路原理实验名称：模拟集成电路版图设计与验证小组成员：实验地点：科技实验大楼606实验时间：2017年6月19日2017年6月19日微电子与固体电子学院一、实验名称：模拟集成电路版图设计与验证二、实验学时：4三、实验原理1、电路设计与仿真实验2内容，根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
2、工艺设计根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。
3、版图设计按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。
并优化版图结构。
四、实验目的本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。
其目的在于：1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。
通过该实验，使学生掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强学生的设计与综合分析能力。
五、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。
3、整理版图生成文件，总结、撰写并提交实验报告。
六、实验仪器设备（1）工作站或微机终端一台（2）EDA仿真软件1套七、实验步骤1、根据实验指导书掌握Cadence EDA仿真环境的调用。
熟悉版图编辑器Layout Editor的使用。
了解基本的布局布线方法及元器件的画法。
2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、V out、V DD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。
本科生课-集成电路版图设计-实验报告
西安邮电大学集成电路版图设计实验报告学号：XXX姓名：XX班级：微电子XX日期：20XX目录实验一、反相器电路的版图验证1)反相器电路2)反相器电路前仿真3)反相器电路版图说明4)反相器电路版图DRC验证5)反相器电路版图LVS验证6)反相器电路版图提取寄生参数7)反相器电路版图后仿真8)小结实验二、电阻负载共源放大器版图验证9)电阻负载共源放大器电路10)电阻负载共源放大器电路前仿真11)电阻负载共源放大器电路版图说明12)电阻负载共源放大器电路版图DRC验证13)电阻负载共源放大器电路版图LVS验证14)电阻负载共源放大器电路版图提取寄生参数15)电阻负载共源放大器电路版图后仿真16)小结实验一、反相器电路的版图验证1、反相器电路反相器电路由一个PMOS、NPOS管，输入输出端、地、电源端和SUB 端构成，其中VDD接PMOS管源端和衬底，地接NMOS管的漏端，输入端接两MOS管栅极，输出端接两MOS管漏端，SUB端单独引出，搭建好的反相器电路如图1所示。
图1 反相器原理图2、反相器电路前仿真通过工具栏的Design-Create Cellview-From Cellview将反相器电路转化为symbol，和schemetic保存在相同的cell中。
然后重新创建一个cell，插入之前创建好的反相器symbol，插入电感、电容、信号源、地等搭建一个前仿真电路，此处最好在输入输出网络上打上text，以便显示波形时方便观察，如图2所示。
图2 前仿真电路图反相器的输入端设置为方波信号，设置合适的高低电平、脉冲周期、上升时间、下降时间，将频率设置为参数变量F，选择瞬态分析，设置变量值为100KHZ，仿真时间为20u，然后进行仿真，如果仿真结果很密集而不清晰可以右键框选图形放大，如图3所示。
图3 前仿真结果3、反相器电路版图说明打开之前搭建好的反相器电路，通过Tools-Design Synthesis-Laout XL新建一个同cell目录下的Laout文件，在原理图上选中两个MOS管后在Laout中选择Create-Pick From Schematic从原理图中调入两个器件的版图模型。
电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展
实验报告一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio 或Cadence等软件对电路进行复原。
六、实验仪器设备（1）工作站或微机终端 1台（2）芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
图22、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。
由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence 软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。
报告评分：指导教师签字：。
电子科大微固学院专业课集成电路原理与设计课件第六章——考研专业全
王向展
2024年10月17日12时22分
18
集成电路原理与设计 2、威尔逊电流镜 – Wilson Current Mirror
通过电流负反馈提高输出电阻，是一种改进型电流镜。
Iout I DS 2 VGS 2 VGS1 I DS1
参考电流Ir恒定
VDS1 (VGS 3 VGS 2 )
VGS3Iout并趋于原稳定值，即Iout 受Vout影响减弱，输出电阻提高。
图6.7威尔逊电流镜
王向展
2024年10月17日12时22分
19
集成电路原理与设计
Rout
ro3
ro
2
1
ro3
gm
3
(13 ) gm1
1 gm2 ro2
rds1
gm
3
ro
集成电路原理与设计
第六章 MOS模拟集成电路
§ 6.1 MOS模拟集成电路基础 6.1.1 MOS模拟集成电路中的元件
§ 6.2 MOS模拟IC子电路 6.2.1 电流源与电流沉 6.2.2 电流镜和电流放大器 6.2.3 基准源 6.2.4 MOS差分放大器 6.2.5 反相放大器 6.2.6 输出级
VDD
R2 R1 R2
VREF对VDD的灵敏度：
VREF
S
VREF
VREF
VREF VDD
1
VDD
VDD VDD
VDD VREF
（a）电阻分压器
（b）有源器件分压器
图6.9 简单分压器
王向展
2024年10月17日12时22分
24
集成电路原理与设计
2、pn结基准电压源 （1）简单的pn结基准源
集成电路C上机完成版
集成电路C上机完成版 The Standardization Office was revised on the afternoon of December 13, 2020实验指导书教学单位：电子工程系课程名称：集成电路CAD面向专业：电子科学与技术电子科技大学中山学院2011年09月19日实验指导书实验名称：实验一用PSPICE软件工具提取原理图网表学时安排：2学时实验类别：验证性实验要求：必做￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣一、实验目的和任务随着IT产业的迅猛发展，微电子集成电路在通讯、计算机及其他消费类电子产品中的重要地位日益突出，而IC的生产和设计技术水平是决定IC芯片性能的两大要素。
目前，IC 设计主要沿正向和逆向设计两条技术路线继续发展，该实验是正向设计中的必须环节，通过本实验使学生能基本掌握IC正向设计的初步知识。
本实验是基于微电子技术应用背景和《集成电路CAD》课程及其特点而设置的。
其目的在于：•学会使用PSPICE软件工具提取电路原理图网表。
•学习并掌握国际流行的EDA仿真软件PSPICE的使用方法。
通过该实验，使学生掌握电路网表的提取方法，加深对课程知识的感性认识，增强学生的设计与综合分析能力，进而为下一步HSPICE高精度仿真打下良好基础。
二、实验原理介绍电路的特性是通过计算机软件仿真在PSPICE工具的基础上得到的，借助于软件仿真工具可以节省电路的制作实验成本，可以提高设计电路成功的时间，从而提高电路制作的效率。
通常对电路的仿真可采用原理图仿真或使用电路网表仿真。
提取网表文件的方法有多种：可以通过电路的网络结构及参数特点，初步设定电路中的各个节点及参考点，应用元件语句手工直接编写；还可以借助于计算机工具，应用相应的工具软件来提取SPICE网表文件（如采用PSPICE，MODELSIM等）。
电路图仿真的本质是对电路网表文件的节点参数进行数学运算（如：电流、电压和功耗的值），节点之间的电子元器件特性是由该器件的模型所表征的，模型的准确将有利于使用该模型进行电路仿真的正确性，在计算机上所进行的电路仿真本质就是将所得到的电路设计指标值与实际数值相比较，并不断调整各个元器件值的大小，满足电路的性能指标要求，从而帮助设计人员选择元器件合适的参数和电路结构。
逻辑IC功能和参数测试准实验报告
电子科技大学实验报告学生姓名：鄢传宗，梁成豪学号：2011031030010，2011031030009 指导教师：王向展实验地点：211楼307 实验时间：2014.5.28一、实验室名称：微电子技术实验室二、实验项目名称：逻辑IC功能和参数测试三、实验学时：4四、实验原理：1．MOSIC静态功耗(也称维持功耗)P DDMOSIC的静态功耗是：当输入端为固定的逻辑电乎，输出端空载，输出状态固定不变时电路所消耗的能量。
静态功耗是温度的函数。
由于静态时从电源到地没有直流通路，MOSIC静态功耗很小，它只取决于漏电情况。
2．输出高电平V OH(低电平V OL)，输入高电平V IH(低电平V IL)(1)当输入端为固定的V CC或V SS，输出端空载时，所输出的固定电平称为输出高电平V OH及输出低电平V OL。
(2)当输出端维持应有的V OH和V OL时，输入端所能输入的最小高电平V IH或最大低电平V IL。
V OH(V OL)越接近V CC(V SS)，V IH(V IL)越远离V CC(V SS)，其电路性能越好。
3．逻辑功能和最高工作频率f MAX(1)先根据被测的IC应有的逻辑功能确定输入波形的时序，搭一个相应的测试电路产生这些输入波形并把共送入被测IC的输入端，用示波器或逻辑分析仪测试输入输出波形所对应的时序关系。
(2)最高工作频率f MAX取决于电路各级在动态工作中的充放电速度。
在额定的负载下，保持正确的逻辑关系和额定的波形幅度，电路所能承受的输入脉冲的频率为f MAX。
4．工作功耗P W静态功耗和动态功耗的总和为电路的工作功耗。
（1）动态功耗包括瞬态功耗P T和交变功耗P A。
其中P T是在动态工作中电源对电容（包括级间栅电容、pn结电容和输出级负载电容等）的充放电所消耗的能量。
（2）P A是由于在交变时波形的上升沿和下降沿使得电路从V CC到V SS有直流通路而消耗的能量。
（3）动态功耗是无法单独测试的，而对于CMOS电路由于P DD很小，因此（4）在固定负载情况下它与工作频率成正比，在固定工作频率时，它与负载电容成正比。
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验报告
课程名称：集成电路原理
实验名称：集成电路版图识别与提取小组成员：
实验地点：科技实验大楼606
实验时间：2017年5月22日
2017年5月22日
微电子与固体电子学院
一、实验名称：集成电路版图识别与提取
二、实验学时：4
三、实验原理
本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，实验流程如下：
四、实验目的
本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
其目的在于：
∙了解对塑封、陶瓷封装等不同封装形式的芯片解剖的方法及注意事项。
∙学习并掌握集成电路版图的图形识别、电路拓扑结构提取。
∙能对提取得到的电路进行功能分析、确定，并可运用PSPICE等ICCAD工具展开模拟仿真。
五、实验内容
1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio或Cadence等软件对电路进行复原。
六、实验仪器设备
（1）工作站或微机终端 1台
（2）芯片显微图片 1张
（3）版图编辑软件 1套
七、实验步骤
实验所要提取的电路显微图片如图1所示。
图1
1、观察芯片布局明确V DD、GND、V in1、V in
2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
4、因已确定为P阱工艺，则阱和保护环内的器件为NMOS管，由图1可见，两输入管共源，
且源与P阱相接，并与另一个N管的漏相接，该N管的源极与GND相接，意味着阱电位是浮动的，这是为了消除输入管衬底偏置效应采取的措施。
两输入管的漏极分别与另外两个P管的漏相接，这两个P管的源和衬底相连并与正电源连接，且其中一个P管的栅源短接，说明这两个P管构成了电流镜。
5、图1红线左边剩余电路分析得知是一个偏置电路和多级电流镜结构。
红线右边分析得出是带有偏置的具有高度对称的AB类输出级结构。
6、结合差分运放和输出级等各个基本电路结构的知识点，对电路结构进行逻辑上的排查，修正。
7、在版图编辑软件Cadence上完成电路图。
八、实验数据及结果分析
对实验所提取的电路认真分析，最终所得的电路图如图2所示。
图2
2、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。
由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图设计思路、结构，建立自己的版图库；另一方面通过分析、优化已有版图可将原有芯片的性能加以改进提高。
目前逆向设计在通用类IC和某些低端
产品的研发方面尚具有十分重要的意义。
九、实验心得与体会
在这次实验中，通过版图中元件的识别与适当的猜测，然后结合自己所学知识，还原相应电路；同时也提高了自己在绘制版图时的布局能力，为实验三“模拟集成电路版图设计与验证”打下了基础。
最重要的是让自己见识了电路版图的艺术，虽然整个版图电路提取过程枯燥乏味，但让我们感受将来读研究生或从事相关工作时的学习、工作氛围，也给自己敲醒了警钟，将来的研究生、工作生涯将不再是本科那般简单轻松，现在就应该端正自己的学习态度，才能让自己将来即使有所失，也能有所得。
十、实验分工
版图提取过程中，两人共同讨论、分析，并同时各自完成电路的初步提取；
由将二者提取的电路结合所学知识修改、完善，并最终确定电路；
由用Cadence 软件搭建出所提取的电路，并完善布局；
最后，由二者共同完成该实验报告。
报告评分：
指导教师签字：。