集成电路实验 王向展
2014推免生复试公示(含接收导师!)
电子科技大学2014年推免生复试成绩
（更新时间：2013年10月14日13:35）
说明：
1、学校将根据学院上报陆续公布学院复试成绩及意见。
2、考生对复试成绩、学院意见如有异议请向学院研究生科提出，如仍有异议再向研招办提出。
3、拟上报考生经公示、教育部录检合格后才确定为正式录取，录检不合格即取消推免资格，正式录取以录取通知书为准。
4、拟录取推免生仍需按招生简章（直博生见博士招生简章，硕士生见硕士招生简章）要求进行网上报名和现场确认。
5、2014年5月发放调档函及录取通知书，具体事宜另行通知。
为准。
电子科技大学 集成电路原理实验模拟集成电路版图设计与验证 王向展
实验报告课程名称：集成电路原理实验名称：模拟集成电路版图设计与验证小组成员：实验地点：科技实验大楼606实验时间：2017年6月19日2017年6月19日微电子与固体电子学院一、实验名称：模拟集成电路版图设计与验证二、实验学时：4三、实验原理1、电路设计与仿真实验2内容，根据电路的指标和工作条件，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
2、工艺设计根据电路特点结合所给的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。
3、版图设计按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一定的规则布置在Candence下的版图编辑器内。
并优化版图结构。
四、实验目的本实验是基于微电子技术应用背景和《集成电路原理》课程设置及其特点而设置，为IC设计性实验。
其目的在于：1、根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
2、学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证。
通过该实验，使学生掌握CMOS模拟IC版图设计的流程，加深对课程知识的感性认识，增强学生的设计与综合分析能力。
五、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、根据实验2所得参数，自主完成版图设计，并掌握布局布线的基本技巧。
3、整理版图生成文件，总结、撰写并提交实验报告。
六、实验仪器设备（1）工作站或微机终端一台（2）EDA仿真软件1套七、实验步骤1、根据实验指导书掌握Cadence EDA仿真环境的调用。
熟悉版图编辑器Layout Editor的使用。
了解基本的布局布线方法及元器件的画法。
2、根据实验2所计算验证的两级共源CMOS运放的元器件参数如表1所示，在版图设计器里画出相应的元器件，对V+、V-、V out、V DD、GND的压焊点位置合理化放置，通过金属画线将各个元器件按实验2的电路图合理连接，避免跳线。
电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展
实验报告一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio 或Cadence等软件对电路进行复原。
六、实验仪器设备（1）工作站或微机终端 1台（2）芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
图22、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。
由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence 软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。
报告评分：指导教师签字：。
逻辑IC功能和参数测试准实验报告
电子科技大学实验报告学生姓名：鄢传宗，梁成豪学号：2011031030010，2011031030009 指导教师：王向展实验地点：211楼307 实验时间：2014.5.28一、实验室名称：微电子技术实验室二、实验项目名称：逻辑IC功能和参数测试三、实验学时：4四、实验原理：1．MOSIC静态功耗(也称维持功耗)P DDMOSIC的静态功耗是：当输入端为固定的逻辑电乎，输出端空载，输出状态固定不变时电路所消耗的能量。
静态功耗是温度的函数。
由于静态时从电源到地没有直流通路，MOSIC静态功耗很小，它只取决于漏电情况。
2．输出高电平V OH(低电平V OL)，输入高电平V IH(低电平V IL)(1)当输入端为固定的V CC或V SS，输出端空载时，所输出的固定电平称为输出高电平V OH及输出低电平V OL。
(2)当输出端维持应有的V OH和V OL时，输入端所能输入的最小高电平V IH或最大低电平V IL。
V OH(V OL)越接近V CC(V SS)，V IH(V IL)越远离V CC(V SS)，其电路性能越好。
3．逻辑功能和最高工作频率f MAX(1)先根据被测的IC应有的逻辑功能确定输入波形的时序，搭一个相应的测试电路产生这些输入波形并把共送入被测IC的输入端，用示波器或逻辑分析仪测试输入输出波形所对应的时序关系。
(2)最高工作频率f MAX取决于电路各级在动态工作中的充放电速度。
在额定的负载下，保持正确的逻辑关系和额定的波形幅度，电路所能承受的输入脉冲的频率为f MAX。
4．工作功耗P W静态功耗和动态功耗的总和为电路的工作功耗。
（1）动态功耗包括瞬态功耗P T和交变功耗P A。
其中P T是在动态工作中电源对电容（包括级间栅电容、pn结电容和输出级负载电容等）的充放电所消耗的能量。
（2）P A是由于在交变时波形的上升沿和下降沿使得电路从V CC到V SS有直流通路而消耗的能量。
（3）动态功耗是无法单独测试的，而对于CMOS电路由于P DD很小，因此（4）在固定负载情况下它与工作频率成正比，在固定工作频率时，它与负载电容成正比。
全差分两级放大电路
综合课程设计研究报告课题名称：全差分两级运放研究人员：指导教师：王向展宁宁201 年1月1日微电子与固体电子学院目录一、绪论 (1)（一）研究工作的背景与意义 (1)（二）国内外现状分析 (1)二、研究目标、研究内容与技术指标 (1)（一）研究目标 (2)（二）研究内容 (2)（三）关键技术 (2)（四）技术指标 (3)三、电路工作原理 (3)（一）电路结构理论 (4)（二）关键电路模块 (4)（三）非理想效应 (5)四、电路设计与仿真 (6)（一）电路设计方案 (6)（二）电路设计结构 (9)（三）电路仿真及结果 (10)五、全文总结与展望 (12)参考文献 (13)一、绪论（一）研究工作的背景与意义随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。
全差分运算放大器在输入动态范围、抑制共模信号和噪声的能力等方面，较单端输出运放有很大优势，成为应用很广的电路单元。
另外，全差分输出时的输出电压信号幅度比单端输出时增大一倍，这对低电源电压供电的现代CMOS电路尤为重要，因为这可以扩大输出信号的动态范围。
因此，本文讨论并设计了满足一定要求的全差分运算放大器。
（二）国内外现状分析从第一颗运算放大器IC问世到现在，运算放大器技术已经在半导体制造工艺和电路设计两方面取得了巨大进展。
在大约40年的发展过程中，IC制造商们利用上述先进技术设计出了近乎“完美”的放大器。
虽然什么是理想放大器很难有一个精确定义，但它却为模拟设计工程师提供了一个目标。
理想放大器应该无噪声、具有无穷大增益、无穷大输入阻抗、零偏置电流以及零失调电压，它还应该不受封装尺寸限制，不占用空间。
上述这些，都是许多教科书为了得到简单的传递函数而做出的种种假设。
未来放大器市场增长的驱动力主要有三方面：其一,便携式应用的低功耗要求将推动具有低操作电源电压/电流的放大器增长;其二,高分辨率应用需要能降低噪声和失真度的放大器;其三,由于性能和价格压力持续上扬,因此能够集成其他功能的放大器前景乐观。
电子科技大学-集成电路原理实验-CMOS模拟集成电路设计与仿真-王向展
实验报告课程名称：集成电路原理实验名称： CMOS模拟集成电路设计与仿真小组成员：实验地点：科技实验大楼606 实验时间： 2017年6月12日2017年6月12日微电子与固体电子学院一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：第一级增益：第二级增益：单位增益带宽：输出级极点：零点：正CMR：ℎℎ负CMR：饱和ℎ饱和电压：饱和功耗：四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
其目的在于：∙根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。
∙学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。
五、实验内容1、根据设计指标要求，针对CMOS两级共源运放结构，分析计算各器件尺寸。
2、电路的仿真与分析，重点进行直流工作点、交流AC和瞬态Trans分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。
电子科大微固学院专业课集成电路原理与设计第二章——考研专业课科目ppt课件
条件(1)的满足：①npn管饱和；②利用BC结做二极管且处于 正偏；③npn反向运用。
王向展
*
7
集成电路原理与设计
• npn管工作于截止区 VBC(npn)<0 VEB(pnp)<0
VBE(npn)<0，VCS (npn)>0 VBC(pnp)>0
• npn管工作于放大区
pnp截止
VBE(npn)>0
VBC(npn)<0 VEB(pnp)<0 VCS (npn)>0 VBC(pnp)>0
pnp截止
王向展
*
8
集成电路原理与设计
• npn管工作于饱和区 VBE(npn)>0
VBC(npn)>0 VEB(pnp)>0
VCS (npn)>0 VBC(pnp)>0 • npn管工作于反向工作区 VBE(npn)<0
集成电路原理与设计
电子科大微固学 院专业课集成电 路原理与设计第 二章——考研 专业课科目
集成电路原理与设计
本章重点
1、双极集成电路的寄生效应 2、TTL、S/LSTTL、AS/ALSTTL、ECL电路的 电路结构，工作原理和特点的分析与比较。
王向展
*
2
集成电路原理与设计
双极型逻辑IC的分类 根据电路工作在输出特性曲线的不同区域，可分为饱和 型和非饱和型两大类。 饱和型逻辑IC - 以关态对应截止态，以开态对应饱和态而工 作的双极型逻辑IC。 特点： 输出电平稳定 逻辑摆幅大 电路结构简单 (与非饱和相比) 功耗较低 (与非饱和相比) 使用方便 饱和时基区少子存在存贮效应，开关速度慢
新型分段多分搜索算法高速AD转换方案
第37卷 第1期 电 子 科 技 大 学 学 报 V ol.37 No.1 2008年1月 Journal of University of Electronic Science and Technology of China Jan. 2008新型分段多分搜索算法高速A/D 转换方案王向展，宁 宁，于 奇(电子科技大学微电子与固体电子学院 成都 610054)【摘要】针对比较器、子DAC 和残差放大器单元对高速ADC 面积与功耗的制约，从基准区间搜索过程入手，提出了分段多分搜索算法和基于该算法的新型模数A/D 转换方案，从而实现了速度与功耗的优化。
并采用SMIC 0.35 µm CMOS 工艺模型实验设计了芯片面积仅为1.0 mm×0.8 mm 的8位250MSPs ADC 。
模拟验证表明，其功耗仅85 mW ，无杂散动态范围达64.92 dB ，INL 和DNL 均小于±0.5 LSB 。
关 键 词 模数转换方案; 高速ADC; 低功耗; 分段多分搜索算法; 中图分类号 TN402; TP3 文献标识码 AA Novel High-Speed A/D Conversion Scheme Based onSegmented Multi-Division Search AlgorithmWANG Xiang-zhan ，NING Ning ，YU Qi(School of Microelectronics and Solid-State Electronics, University of Electronic Science and Technology of China Chengdu 610054)Abstract To overcome the limitations imposed by comparators, sub-DACs, and residual amplifiers upon high-speed analog to digital converter (ADC) area and power design, a segmented multi-division search algorithm is proposed and a novel A/D conversion scheme is developed. This scheme can the realized the optimization of speed and power dissipation. An 8-bit 250 MHz ADC with chip area only 1.0 mm×0.8 mm is designed by using SMIC 0.35 µm CMOS models. Simulation reveals that the ADC possesses 85 mW power consumption and 64.92 dB spurious free dynamic range (SFDR) under Nyquist conversion, both of its INL and DNL less than ±0.5LSB.Key words analog-to-digital conversion; high-speed ADC; low-power; segmented multi-division search algorithm高速模数转换器(analog to digital converter ，ADC)广泛应用于雷达、测控、医学成像等数字信号处理系统，但其速度、精度和功耗已成为制约系统性能的瓶颈。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学
实验报告
二、实验项目名称：CMOS模拟集成电路设计与仿真
三、实验地点：211大楼606房间
四、实验学时：4
五、实验目的：
（1）综合运用课程所学知识自主完成相应的模拟集成电路版图设计，掌握基本的IC版图布局布线技巧。
（2）学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行版图的的设计与验证
六、实验原理：
IC设计一般规则：
①根据用途要求，确定系统总体方案
②根据电路的指标和工作条件，确定电路结构与类型，然后通过模拟计算，
决定电路中各器件的参数（包括电参数、几何参数等），EDA软件进行模拟仿真。
③根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足
这些参数的工艺参数、工艺流程和工艺条件。
④按电路设计和确定的工艺流程，把电路中有源器件、阻容元件及互连以一
定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。
⑤生成PG带制作掩模版
⑥工艺流片
⑦测试，划片封装
实验模拟基于Cadence 平台的电路设计与仿真
七、实验内容：
1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路，要求其增益大于60dB, 相位裕度大于45º，
功耗小于10mW。
3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。
4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans
分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试，要求达到预定的技术指标。
6、整理仿真数据与曲线图表，撰写并提交实验报告。
八、实验仪器与器材
（1）工作站或微机终端一台
（2）EDA仿真软件 1套
九、实验结果：
1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求，设计出如下图所示的电路结构。
并进行计算分析，确定其中各器件的参数。
4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析，能熟练掌握各种分
①增益与频率之间的关系、相位裕度与频率之间关系图如下所示：
②输入、输出关系曲线
十、实验结果计算与分析：
从幅频特性曲线图像中可以读出，电路的增益A V=59dB略小于设计所要求的60dB；找出增益接近于0时候的截止频率为102.4MHz，对应到下方相频特性曲线图像中为-130º，则相位裕度为180º-130º=50º，
电路功耗：满足要求实验要求。
十一、实验心得与体会：
1，通过本次试验掌握了集成电路设计调试的一般规则，加深了对本行业的认识。
2，了解IC内部结构及其主要工艺特点，加深感性认识，增强了实验与综合分析能力。
3，学会了对于给定电路参数然后进行电路设计的一般方法，由大到小，选好电路模块，进行设计。
报告评分：
指导教师签字：。