福州大学集成电路应用实验二
福州大学开题报告
北邮数电实验报告1. 实验目的本实验的目的是通过实际操作和实验验证，加深对数字电路的理解和掌握。
具体实验内容包括： 1. 实现各种基本逻辑电路（与门、或门、非门、异或门等）的电路设计。
2. 学习使用开关和LED灯进行数字信号输入和输出。
3. 掌握数字电路实验中常用的仪器设备的使用方法。
2. 实验器材和环境本实验所使用的器材和环境如下： - FPGA实验箱 - 数字逻辑集成电路（与门、或门、非门、异或门等） - 电源 - 接线板 - 数字电路实验仪器3. 实验步骤3.1 实验准备首先，我们需要将实验所需的器材连接好，包括将数字逻辑集成电路插入到FPGA实验箱上的插槽中，并将电源正确连接。
3.2 电路设计与布线根据实验要求，我们需要设计不同的基本逻辑电路。
比如，要设计一个与门电路，可以通过将两个输入端分别与两个开关连接，将输出端连接到一个LED灯上。
其他的逻辑电路同样可以设计类似的方式。
在设计和布线的过程中，需要注意保持电路的连通性，并避免出现短路等问题。
3.3 输入和输出信号设置根据实验要求，我们需要设置输入和输出信号。
可以通过控制开关的开合状态来设置输入信号，然后观察LED灯的亮灭情况来判断输出信号的状态是否符合预期。
3.4 实验数据记录和分析在实验过程中，我们需要记录每个逻辑电路的输入和输出信号状态，并进行分析。
可以通过绘制真值表或者逻辑门表来记录并分析数据。
4. 实验结果与分析根据实验步骤中记录的数据，我们可以得出实验结果，并进行进一步的分析。
比如，可以通过比对设计的逻辑电路输出和预期输出的差异，来判断实验是否成功完成。
5. 总结与反思通过本次实验，我深入了解和掌握了数字电路的基本原理和实验方法。
通过设计和实验验证，加深了对基本逻辑电路的理解，并熟悉了数字电路实验所使用的仪器设备。
在实验过程中，我遇到了一些问题，比如电路连接错误导致的信号不稳定等，但通过仔细调试和排查，最终解决了这些问题。
集成电路实验日常实训报告
一、实训时间2022年X月X日至2022年X月X日二、实训地点XX大学电子实验室三、实训目的1. 熟悉集成电路的基本原理和实验方法；2. 培养动手能力和实验操作技能；3. 深入了解集成电路的设计与制造过程；4. 提高对电子电路的分析与解决实际问题的能力。
四、实训内容1. 集成电路基本原理及实验（1）半导体材料与器件：了解半导体材料的特性，掌握PN结、二极管、晶体管等基本器件的原理和特性。
（2）集成电路基本电路：学习放大器、稳压器、滤波器等基本电路的设计与实验。
（3）集成电路制造工艺：了解集成电路的制造工艺流程，包括光刻、蚀刻、离子注入、扩散等。
2. 集成电路设计及实验（1）模拟集成电路设计：学习模拟电路的基本原理，掌握运算放大器、滤波器、稳压器等模拟电路的设计方法。
（2）数字集成电路设计：学习数字电路的基本原理，掌握逻辑门、触发器、计数器等数字电路的设计方法。
（3）集成电路版图设计：学习版图设计软件，掌握版图设计的基本规则和技巧。
3. 集成电路制造工艺实验（1）光刻实验：学习光刻原理，掌握光刻机的操作方法和光刻工艺流程。
（2）蚀刻实验：学习蚀刻原理，掌握蚀刻机的操作方法和蚀刻工艺流程。
（3）离子注入实验：学习离子注入原理，掌握离子注入机的操作方法和离子注入工艺流程。
五、实训过程及结果1. 集成电路基本原理及实验在实训过程中，我们学习了半导体材料与器件的基本原理，掌握了PN结、二极管、晶体管等基本器件的特性和应用。
通过实验，我们验证了放大器、稳压器、滤波器等基本电路的性能。
2. 集成电路设计及实验在模拟集成电路设计方面，我们学习了运算放大器、滤波器、稳压器等模拟电路的设计方法，并成功设计出满足要求的电路。
在数字集成电路设计方面，我们掌握了逻辑门、触发器、计数器等数字电路的设计方法，并成功设计出满足要求的电路。
3. 集成电路制造工艺实验在光刻实验中，我们学会了光刻机的操作方法和光刻工艺流程，成功完成了光刻实验。
福州大学集成电路应用实验二-参考模板
《集成电路应用》课程实验实验二锁相环综合实验学院：物理与信息工程学院专业: 电子信息工程年级： 2015级姓名：张桢学号：指导老师：许志猛实验二锁相环综合实验一、实验目的：1.掌握锁相环的基本原理。
2.掌握锁相环外部元件的选择方法。
3.应用CD4046锁相环进行基本应用设计。
二、元件和仪器：1.CD40462.函数信号发生器3.示波器4.电阻、电容若干5.面包板三、实验原理：1.锁相环的基本原理。
锁相环最基本的结构如图所示。
它由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
锁相环工作原理图鉴相器是个相位比较装置。
它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压Se(t)。
环路滤波器的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。
锁相环是个相位误差控制系统。
它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。
在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。
在这种误差电压的控制下，压控振荡器的频率也在变化。
若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。
达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。
这就是锁相环工作的大致过程。
2.CD4046芯片的工作原理。
CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V －18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
集成电路实验报告
班级：XX姓名：XXX学号：XXXXXX指导老师：XXX实验日期：XXXX年XX月XX日一、实验目的1. 理解集成电路的基本组成和工作原理。
2. 掌握基本的集成电路设计方法，包括原理图设计、版图设计、仿真分析等。
3. 学习使用集成电路设计软件，如Cadence、LTspice等。
4. 通过实验加深对集成电路理论知识的理解，提高动手能力和问题解决能力。
二、实验内容本次实验主要包括以下内容：1. 原理图设计：使用Cadence软件绘制一个简单的CMOS反相器原理图。
2. 版图设计：根据原理图，使用Cadence软件进行版图设计，并生成GDSII文件。
3. 仿真分析：使用LTspice软件对设计的反相器进行仿真分析，测试其性能指标。
4. 版图与原理图匹配：使用Cadence软件进行版图与原理图的匹配，确保设计正确无误。
三、实验步骤1. 原理图设计：- 打开Cadence软件，选择原理图设计模块。
- 根据反相器原理，绘制相应的电路符号，包括NMOS和PMOS晶体管、电阻和电容等。
- 设置各个元件的参数，如晶体管的尺寸、电阻和电容的值等。
- 完成原理图设计后，保存文件。
2. 版图设计：- 打开Cadence软件，选择版图设计模块。
- 根据原理图，绘制晶体管、电阻和电容的版图。
- 设置版图规则，如最小线宽、最小间距等。
- 完成版图设计后，生成GDSII文件。
3. 仿真分析：- 打开LTspice软件，选择仿真模块。
- 将GDSII文件导入LTspice，生成对应的原理图。
- 设置仿真参数，如输入电压、仿真时间等。
- 运行仿真，观察反相器的输出波形、传输特性和功耗等性能指标。
4. 版图与原理图匹配：- 打开Cadence软件，选择版图与原理图匹配模块。
- 将原理图和版图导入匹配模块。
- 进行版图与原理图的匹配，检查是否存在错误或不一致之处。
- 修正错误，确保版图与原理图完全一致。
四、实验结果与分析1. 原理图设计：- 成功绘制了一个简单的CMOS反相器原理图，包括NMOS和PMOS晶体管、电阻和电容等元件。
集成电路实际应用
相路来等的实。抗现约 干 。为 扰 这0能 在.4T力5TU，LD电还D。路可同中以时是通，办过为不适了到当提的提高。高CUMDOD的S门方电法
•
③ 电源电压工作范围宽，电源利用率高。
标准CMOS电路的电源电压范围很宽，可在3~18V
范围内工作。当电源电压变化时，与电压传输特
性有关的参数基本上都与电源电压呈线性关系。
•
Cox——单位面积栅极电容；
•
W——沟道宽度；
•
L——沟道长度(见图1－2(a))；
•
W/L——MOS管的宽长比。
•
在MOS集成电路设计中，宽长比是一个
极为重要的参数。
• 输出特性
•
N沟道增强型MOSFET的输出特性如图1－6所示。
与结型场效应管的输出特性相似，它也分为恒流区、可变
电阻区、截止区和击穿区。其特点为：
• ·器件复杂性 器件越复杂，反向偏置二极管数目
• 就越多，结面积成比例增大，漏电电流也越大。
• ·电源电压 少数载流子（即P型区的电子、N型区的空穴）数目
与反向结电压线性相关，它们在反向电压作用下很容易通过PN 结形成反向漏电电流。电压越高，漏电电流越大。
• 动态功耗: • CMOS集成电路的动态功耗包括3部分：负载电容
• 绝缘栅场效应管的结构：
如图所示，其中图1－2(a)为立体结构示意图， 图(b)为平面结构示意图。
源极 栅极 漏极
S
GD
A1层
N＋
N＋
耗 尽
L
层
P型衬底
W
氧化层 (SiO2)
B (a)
S
G
N＋
D 绝缘层(SiO2)
N＋
半导体
集成电路的实习报告
随着科技的不断发展，集成电路（IC）产业已成为我国战略性新兴产业的重要组成部分。
为了更好地了解集成电路产业，提高自己的专业素养，我于XX年XX月XX日至XX年XX月XX日在XX集成电路公司进行了为期一个月的实习。
二、实习目的1. 了解集成电路产业的基本情况和发展趋势；2. 学习集成电路的设计、制造、封装和测试等环节；3. 提高自己的实际操作能力和团队协作能力。
三、实习内容1. 集成电路设计：在实习期间，我学习了集成电路设计的基本原理和流程，掌握了Cadence等设计工具的使用。
通过参与实际项目，我学会了设计反相器、与非门等基本电路，并完成了相关设计文档的编写。
2. 集成电路制造：在制造环节，我了解了集成电路制造的基本流程，包括光刻、蚀刻、离子注入、扩散、化学气相沉积等。
通过参观生产车间，我看到了集成电路制造的自动化生产线，了解了生产过程中的质量控制要点。
3. 集成电路封装：在封装环节，我学习了封装的基本原理和工艺流程，了解了芯片封装的类型、材料和应用。
通过实际操作，我学会了封装机、焊锡机等设备的使用，并参与了芯片封装的实验。
4. 集成电路测试：在测试环节，我了解了集成电路测试的基本原理和方法，学习了测试设备的操作。
通过实际测试，我学会了如何分析测试数据，判断芯片的质量。
四、实习收获1. 理论知识与实践相结合：通过实习，我将所学的理论知识与实际生产相结合，提高了自己的实际操作能力。
2. 团队协作能力：在实习过程中，我学会了与团队成员沟通交流，共同完成项目任务，提高了自己的团队协作能力。
3. 职业素养：在实习期间，我了解了集成电路产业的相关政策和法规，提高了自己的职业素养。
通过一个月的实习，我对集成电路产业有了更深入的了解，掌握了集成电路设计、制造、封装和测试等环节的基本知识和技能。
在今后的学习和工作中，我将继续努力，不断提高自己的专业素养，为我国集成电路产业的发展贡献自己的力量。
福州大学集成电路版图设计实验报告
福州大学物信学院《集成电路版图设计》实验报告姓名：席高照学号：111000833系别：物理与信息工程专业：微电子学年级：2010指导老师：江浩一、实验目的1.掌握版图设计的基本理论。
2.掌握版图设计的常用技巧。
3.掌握定制集成电路的设计方法和流程。
4.熟悉Cadence Virtuoso Layout Edit软件的应用5.学会用Cadence软件设计版图、版图的验证以及后仿真6.熟悉Cadence软件和版图设计流程，减少版图设计过程中出现的错误。
二、实验要求1.根据所提供的反相器电路和CMOS放大器的电路依据版图设计的规则绘制电路的版图，同时注意CMOS查分放大器电路的对称性以及电流密度（通过该电路的电流可能会达到5mA）2.所设计的版图要通过DRC、LVS检测三、有关于版图设计的基础知识首先，设计版图的基础便是电路的基本原理，以及电路的工作特性，硅加工工艺的基础、以及通用版图的设计流程，之后要根据不同的工艺对应不同的设计规则，一般来说通用的版图设计流程为①制定版图规划记住要制定可能会被遗忘的特殊要求清单②设计实现考虑特殊要求及如何布线创建组元并对其进行布局③版图验证执行基于计算机的检查和目视检查，进行校正工作④最终步骤工程核查以及版图核查版图参数提取与后仿真完成这些之后需要特别注意的是寄生参数噪声以及布局等的影响，具体是电路而定，在下面的实验步骤中会体现到这一点。
四、实验步骤I.反相器部分：反相器原理图：反相器的基本原理：CMOS反相器由PMOS和NMOS构成，当输入高电平时，NMOS导通，输出低电平，当输入低电平时，PMOS导通，输出高电平。
注意事项：（1）画成插齿形状，增大了宽长比，可以提高电路速度（2）尽可能使版图面积最小。
面积越小，速度越高，功耗越小。
（3）尽可能减少寄生电容和寄生电阻。
尽可能增加接触孔的数目可以减小接触电阻。
（4）尽可能减少串扰，电荷分享。
做好信号隔离。
反相器的版图：原理图电路设计：整体版图：DRC检测：LVS检测：II.CMOS差分放大器部分：CMOS差分放大器的原理图：在该电路中，M1、M2为有源负载，M3、M4为电流源，M5为电流源器件。
福州大学集成电路应用实验一-参考模板
《集成电路应用》课程实验实验一 4053门电路综合实验学院：物理与信息工程学院专业: 电子信息工程年级： 2015级姓名：张桢学号：指导老师：许志猛实验一4053门电路综合实验一、实验目的：1.掌握当前广泛使用的74/HC/HCT系列CMOS集成电路、包括门电路、反相器、施密特触发器与非门等电路在振荡、整形、逻辑等方向的应用。
2.掌握4053的逻辑功能，并学会如何用4053设计门电路。
3.掌握多谐振荡器的设计原理，设计和实现一个多谐振荡器，学会选取和计算元件参数。
二、元件和仪器：1.CD4053三2通道数字控制模拟开关2.万用表3.示波器4.电阻、电容三、实验原理：1.CD4053三2通道数字控制模拟开关CD4053是三2通道数字控制模拟开关，有三个独立的数字控制输入端A、B、C和INH输入，具有低导通阻抗和低的截止漏电流。
幅值为4.5～20V的数字信号可控制峰-峰值至20V的数字信号。
CD4053的管脚图和功能表如下所示4053引脚图CD4053真值表根据CD4053的逻辑功能，可以由CD4053由4053电路构成如下图所示8种逻辑门（反相器与非门或非门、反相器、三态门、RS 触发器、——RS 触发器、异或门等）。
输入状态 接通通道])2)(()(ln[T DD T DD T DD T V V V V V V V RC T -+--=2.多谐振荡器的设计非门作为一个开关倒相器件，可用以构成各种脉冲波形的产生电路。
电路的基本工作原理是利用电容器的充放电，当输入电压达到与非门的阈值电压VT 时，门的输出状态即发生变化。
因此，电路输出的脉冲波形参数直接取决于电路中阻容元件的数值。
可以利用反相器设计出如下图所示的多谐振荡器这样的多谐振荡器输出的信号周期计算公式为：当R S ≈2R 时，若：VT=0.5VDD ，对于HC 和HCU 型器件，有T ≈2.2RC对于HCT 型器件，有T ≈2.4RC 四、实验内容：1. 验证CD4053的逻辑功能，用4053设计门电路，并验证其逻辑功能：（1）根据实验原理设计如下的反相器电路图：（2）在面包板上连接电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
福州大学集成电路应用实验二
《集成电路应用》课程实验
实验二锁相环综合实验
学院：物理与信息工程学院
专业：电子信息工程_________
年级：2015 级______________
姓名：_______ 张桢___________
学号：_______________________
指导老师：许志猛____________
实验二锁相环综合实验
一、实验目的：
1.掌握锁相环的基本原理。
2.掌握锁相环外部元件的选择方法。
3.应用CD4046锁相环进行基本应用设计。
二、元件和仪器：
1.CD4046
2.函数信号发生器
3.示波器
4.电阻、电容若干
5.面包板
三、实验原理：
1.锁相环的基本原理。
锁相环最基本的结构如图所示。
它由三个基本的部件组成：鉴相器(PD、环路滤波器(LPF)和压控振荡器(VCO o
锁相环工作原理图
鉴相器是个相位比较装置。
它把输入信号Si(t)和压控振荡器的输出信号So(t)的相位进行比较，产生对应于两个信号相位差的误差电压
Se(t) o
环路滤波器的作用是滤除误差电压Se(t)中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压Sd(t)的控制，使压控振荡器的频率向输入信号的频率靠拢，直至消除频差而锁定。
锁相环是个相位误差控制系统。
它比较输入信号和压控振荡器输出信号之间
的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号
同频。
在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果鉴相器输出的误差电压就在一定范围内变化。
在这种误差电压的控制下，压控振荡器的频率也在变化。
若压控振荡器的频率能够变化到与输入信号频率相等，在满足稳定
性条件下就在这个频率上稳定下来。
达到稳定后，输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，这时环路就进入“锁定”状态。
这就是锁相环工作的大致过程。
2.CD4046芯片的工作原理。
CD4046是通用的CMO锁相环集成电路，其特点是电源电压范围宽(为3V— 18V),输入阻抗高(约100M Q)，动态功耗小，在中心频率f0为10kHz下功耗仅为600卩W属微功耗器件。
CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步
的自动控制闭环系统叫做锁相环，简称PLL,它广泛应用于广播通信、频率合成、
自动控制及时钟同步等技术领域。
锁相环主要由相位比较器( PC、压控振荡器
(VCO、低通滤波器三部分组成，如下所示。
4046组成框图
Yn
CD4046内部电原理框图如下图所示:
CD4046工作原理：输入信号Ui从14脚输入后，经放大器A1进行放大、整
形后加到相位比较器I、U的输入端，图3开关K拨至2脚，则比较器I将从3 脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压U W则反映出两者的相位差。
4经R3 R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO勺振荡频率f2，使f2迅速逼近信号频率fl 0VCO勺输出又经除法器再进入相位比较器I, 继续与Ui进行相位比较，
最后使得f2 = fl，两者的相位差为一定值，实现了相位锁定。
若开关K拨至13 脚，贝U相位比较器U工作，过程与上述相同，不再赘述。
右图是CD4046的引脚排列：
CD4046采用16脚双列直插式，各管脚功
能: 1脚相位输出端，环路人锁时为高电
平，环路失锁时为低电平。
2脚相位比较器I的输出端。
3脚比较信号输入端。
4脚压控振荡器输出端。
5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。
& 7脚外接振荡电容。
8、16脚电源的负端和正端。
9脚压控振荡器的控制端。
10脚解调输出端，用于FM解调。
11、12脚外接振荡电阻。
13脚相位比较器U的输出端。
14脚信号输入端。
15脚内部独立的齐纳稳压管负极。
PHASf PJLSES —
u
1b —Vno
PHASE COMP t OUT —
15
—EEKFR COMPARATORS —
u
—SlCmAIJN
4
VCO OiUT —
13
一PH«E COMPHUWT ■ - 512
iNHEir ——R2
f It
—一KI
i 14
Cl 8 ——OEMQDUlATOHOur
6
v ss -q
—VCliRI
四、实验内容:
1.掌握CD4046锁相环的工作原理，选取合适的参数设计一个锁相环
（1）根据实验原理和设计要求，设计如下的电路图：
设计要求：（1）输入信号：F=10KHz （ 2）V C C =10V （3）中心频率：10KHz
（4）锁定范围：1KHz
1OTK
JND
（2） 在面包板上连接电路。
（3） 用示波器观察锁相环输出的信号。
调整输入信号的频率，观察CD4046芯片 上1脚的电平变化：当1脚电平指示为“1”电平时，标志着进入锁定范围。
反 之为失锁。
（4） 记录锁定范围（带宽）。
（5） 讨论锁定范围和中心频率与设定值的误差
实验记录表格
最小锁存频率（f i ） 中心频率（f c ） 最大锁存频率（f h ） 带宽（B W ）
8.5kHz
9.8kHz 11.10kHz 2.6kHz
五、实验总结:
通过本次实验，我进一步学习和掌握 CMOSI 成芯片的特点。
了解了锁相环 的原理，能够使用CD4046锁相环进行基本应用设计。
通过实验，我学会如何选 取锁相环的元件和
mF
AIN prp BIN PCI VON INII
PC2
CA
R1
RZ
SF ZEN
元件参数的计算方法。