数字电子课程设计七段LED显示译码器
四人抢答器电路设计数字电子技术课程设计
题目：抢答器电路设计一、设计任务与要求(1)可容纳四组参赛的数字式抢答器。
（2）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（3）电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（4）具有计分功能。
要求能设定初始分值，能进行加减分。
（5）在复位状态下台号数码管不作任何显示（灭灯）。
二、方案设计与论证抢答器的基本工作原理：1、当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。
2、此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。
3、然后主持人就按下计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而且通过显示屏把时间显示出来。
4、当选手作答仅剩10秒时，开始通过喇叭响来做提示。
如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。
5、此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。
6、之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。
原理框架图（图1）图1.原理框架图方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计，如果在仿真时没能找到相应的芯片则用相近的。
比如在选手抢答时的输入用74148优先编码器进行编码让一个输入有效，并用七段显示译码器显示出台号。
方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直接把锁存器的输出转化8421BCD码，并通过逻辑函数表达式的方式输入到显示译码器中让其显示出来。
通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用的元器件的数目会相对少一些这样会更美观而且不容易出错。
三、单元电路设计与参数计算1、封锁电路封锁电路的主要功能是分辨选手按键的先后，并能把第一个抢答者的编号锁存起来，并使其他选手的按键操作无效。
数字电路课程设计之加减法运算电路设计(1)
设计资料1加减法运算电路设计1．设计内容及要求1.设计一个4位并行加减法运算电路，输入数为一位十进制数，且作减法运算时被减数要大于或等于减数。
2.led 灯组成的七段式数码管显示置入的待运算的两个数，按键控制运算模式，运算完毕，所得结果亦用数码管显示。
3.提出至少两种设计实现方案，并优选方案进行设计2.结构设计与方案选择2.1电路原理方框图电路原理方框图如下→ →图1-1二进制加减运算原理框图如图1-1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
即：若选择加法运算方式，则（1001）2+（0111）2=（10000）2 十进制9+7=16置数开关选择运算方式加法运算电路减法运算电路译码显示计算结果显示所置入的两个一位十进制数并在七段译码显示器上显示16.若选择减法运算方式，则（1001）2-（0111）2=（00010）2十进制9-7=2 并在七段译码显示器上显示02.2.2加减运算电路方案设计2.2.1加减运算方案一如图2-2-1所示：通过开关S2——S9接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U13和U15分别显示所置入的两个数。
数A 直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S6——S9，通过开关S6——S9控制数B的输入。
当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。
当开关S1接高电平时，B与1异或的结果为B非，置入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B （反码）+1，实际上其计算的结果为S=A-B完成减法运算。
八进制七段显示译码器设计
１ 对 实 际问题 进行 逻辑 抽象 ， 定义输 入 变量 ． 并 和输 出变 量 ． 由课 题 《 进 制 七 段 显 示 译 码 器 》 八 可
知 ， 进制 显示 即需 要显 示 Ｏ 八 ～７的 ８个数码 ， 据 根
８ ” 则 一 ３ ． —２ ， Ｅ
所 以， 可设 定输 入信 号为 ３位 二进 制数 ＡＢ Ｃ，
ｇ一 ６ Ａ Ｂ — Ａ — ｂＡ ＋ Ｂ Ｂ Ａ Ｂ ．
图 ４ ７ Ｌ ０ 逻 辑 框 图及 引 脚 排 列 ４ Ｓ０
ｆｇ地 Ⅱ ｂ
６ 画逻 辑 图． ．
Ａ
Ｂ
Ｐ ｄ 地 ｃ Ｄ Ｐ
图 ５ 七 段 数 码 显 不 器
Ｃ
８ 设计 技巧及 注 意事 项 ． １ 列 真 值 表 、 ． （） 画卡 诺 图要 正确 ；２ 画 卡诺 圈时 要尽 可能 考 虑 到各 字 （） 段， 同时可 考虑 圈“ ” （ ） ０ ； ３ 设计 要 写 清 与 或式 到 与
输 入
～～～ 一～～ ～～ ～～
输 出 显 示 字 形
一 Ｏ １ １ ０ １ ｌ ０ １
即是 要 将 电路 转 化成 与非 一与 非 式 ｌ ， 每 １个 ２且 与 非 门只有 两个输 入端 子 ， 并且 限制 所使 用 的与非 门的总数 不超 过 ２ １个． 就 要 求 设 计 者不 但 要 掌 这 握组 合 逻辑 电路 的设计 方法 ， 要熟 悉组 合逻 辑 的 还
文 章编 号 ：６ ３— ３ ９ ２ ０ ） ６—０ ３ ０ １７ ９２ （０８ ０ ０ ３— ３
《 数字 电路 技 术 》 的组 合 逻 辑 电路 设 计 ｌ ， ７ 是
驱 动 信号 ａ ｂ ｃｄ， ， ， ， ，， ｅ ｆ ｇ高 电平有 效 ， 图 １ 如
十六进制7段数码显示译码器设计实验报告
实验名称：十六进制7段数码显示译码器设计实验目的：1．设计七段显示译码器2．学习Verilog HDL文本文件进行逻辑设计输入；3．学习设计仿真工具的使用方法；工作原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。
例如6-18作为7段译码器，输出信号LED7S 的7位分别接图6-17数码管的7个段，高位在左，低位在右。
例如当LED7S输出为“1101101”时，数码管的7个段g,f,e,d,c,b,a分别接1,1,0,1,1,0,1；接有高电平的段发亮，于是数码管显示“5”。
注意，这里没有考虑表示小数点的发光管，如果要考虑，需要增加段h，例6-18中的LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)应改为…(7 DOWNTO 0)。
实验内容1：将设计好的VHDL译码器程序在Quartus II上进行编辑、编译、综合、适配、仿真，给出其所有信号的时序仿真波形。
实验步骤：步骤1：新建一个文件夹击打开vhdl文件；步骤2:编写源程序并保存步骤3：新建一个工程及进行工程设置步骤4：调试程序至无误；步骤5：接着新建一个VECTOR WAVEFOM文件及展出仿真波形设置步骤6：输入数据并输出结果（时序仿真图）步骤7：设置好这个模式步骤8：生成RTL原理图步骤9：引脚锁定及源代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY DECL7S ISPORT(A :IN STD_LOGIC_VECTOR(3 DOWNTO 0);LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END;ARCHITECTURE one OF DECL7S ISBEGINPROCESS(A)BEGINCASE A ISWHEN"0000"=> LED7S<="0111111";WHEN"0001"=> LED7S<="0000110";WHEN"0010"=> LED7S<="1011011";WHEN"0011"=> LED7S<="1001111";WHEN"0100"=> LED7S<="1100110";WHEN"0101"=> LED7S<="1101101";WHEN"0110"=> LED7S<="1111101";WHEN"0111"=> LED7S<="0000111";WHEN"1000"=> LED7S<="1111111";WHEN"1001"=> LED7S<="1101111";WHEN"1010"=> LED7S<="1110111";WHEN"1011"=> LED7S<="1111100";WHEN"1100"=> LED7S<="0111001";WHEN"1101"=> LED7S<="1011110";WHEN"1110"=> LED7S<="1111001";WHEN"1111"=> LED7S<="1110001";WHEN OTHERS =>NULL;END CASE;END PROCESS;END;实验内容二：1、硬件测试。
数字电子技术课程设计课题汇总
数字电子技术课程设计1、总体要求：（1）设计、安装、调试各单元电路；（2）设计系统逻辑电路图，安装、测试总电路逻辑功能，以满足设计功能要求；（3）写出设计报告.设计报告要求:写出详细的设计过程(含系统总逻辑电路图) 、调试步聚、测试结果及心得体会。
2、给定条件：（1）只能利用实验室实验设备条件；（2）只能采用实验室提供的中小规模电路进行设计。
3、设计题目与要求：元件清单仅供参考1）数字式竞赛抢答器设计任务与要求（1）设计一个可容纳8组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。
2）数字钟设计要求1．功能要求①基本功能:以数字形式显示时、分、秒,小时计数器的计时要求为:12翻1,并要求能手动快较时、快较分或慢较时、慢较分.2．步聚要求（1）拟定数字钟电路的组成框图,要求先实现电路的基本功能,后扩展功能,使用的器件少,成本低.（2）在通用电路板上安装电路,只要求显示时分.元件清单74LS1606片4线-10线译码器74L S48 6片四2输入正或门74LS32 1片74LS044片74LS20 4片四2输入与非门74LS00 4片74LS081片7476N1片74LS85D5片蜂鸣器3）汽车尾灯控制电路设计要求为：假设汽车尾部左右两侧各有三个指示灯(用发光二极管模拟)。
(1) 汽车正常运行时指示灯全灭；(2)右转弯时，右侧三个指示灯按右循环顺序点亮；(3)左转弯时，左侧三个指示灯按左循环顺序点亮；(4) 临时刹车时，所有指示灯同时闪烁。
用三个开关控制指示灯的点亮状态。
其中两个是转向控制开关：[1]用于左转；[2]用于右转；还有一个是模拟脚踏制动(刹车)开关。
元件清单4）LED循环显示控制电路一、设计任务及原理：LED循环显示控制电路就是对于一组LED（16个），通过不同的工作模式可按照一定的规律来点亮或者熄灭。
BCD7段译码器
1 引 言
20世纪末，数字电子技术得到了飞速发展，有力地推动和促进了社会生产力的发展和社会信息化的提高，数字电子技术的应用已经渗透到人类生活的各个方面。从计算机到手机，从数字电话到数字电视，从家用电器到军用设备，从工业自动化到航天技术，都尽可能采用了数字电子技术。
原理图描述的7段显示译码器的工作波形七段显示译码器的原理图描述显示的字形沈阳工程学院课程设计通过对bcd码显示译码器的设计我进一步了解到eda工具在我们现实生活中的作用是不可能被替代的而且在数字逻辑系统中74系列或4000系列芯片构成电路只适合简单的应用它们已不能满足人们对高科技技术的要求因此我们要更好的学习eda工具以便提高自身的实践能力与专业知识的应用能力争取更快的与社会实际和社会需要接轨
备注
1
12.30－12.31
选题，搜集资料，熟悉设计环境
2
01.02－01.06
调试程序
3
01.07-01.08
仿真程序
4
01.09-01.10
完成课程设计说明书(论文)、进行答辩
沈 阳 工 程 学 院
EDA课程设计成绩评定表
系（部）：自动化学院班级：学生姓名：
指 导 教 师 评 审 意 见
评价
内容
MAX+PLUSII 具有的强大功能极大地减轻了设计者的负担，使设计者可以快速完成所需的设计，使用该软件，用户从开始设计逻辑电路到完成器件下载编程一般只需要数小时时间，其中设计的编译时间往往仅需数分钟。用于可在一个工作日内完成实现设计项目的多次修改，直至最终设计定型。 MAX+PLUS II 开发系统众多突出的特点，使它深受广大用户的青睐。
半导体数码管（或称LED数码管）是常用的显示器件，其基本单元是发光PN结，目前较多采用磷砷化镓做成的PN结，封装成为发光二极管，如图1（a）所示。当外加正向电压时，就能发出清晰的光线。发光二极管的工作电压为1.5～3V，由于工作电流为几毫安到十几毫安比较小，故实际电路应串接适当的限流电阻。
proteus二进制码七段数码管译码器的组合逻辑电路
在数字电子和逻辑电路中，七段数码管是一种常见的显示设备，用于显示数字0-9和一些字母。
而要将数字转换为七段数码管所对应的二进制码，就需要使用译码器。
在这篇文章中，我们将探讨proteus二进制码七段数码管译码器的组合逻辑电路。
1. 译码器的基本原理译码器是一种逻辑电路，用于将特定输入信号翻译成特定输出信号。
在数字电子中，最常见的译码器之一就是二进制到七段数码管译码器。
这种译码器可以将4位二进制代码转换成相应的七段数码管上的数字或字母，以便进行显示。
2. proteus中的译码器proteus是一款知名的电子电路仿真软件，提供了丰富的数字逻辑电路模拟功能。
在proteus中，可以使用译码器来模拟数字逻辑电路的设计和工作原理。
通过proteus的组合逻辑模拟器，可以直观地观察译码器的输入和输出关系，从而更好地理解译码器的工作原理。
3. 组合逻辑电路的设计在proteus中，可以通过组合逻辑电路的设计来实现译码器的功能。
组合逻辑电路由多个逻辑门组合而成，可以实现复杂的逻辑功能。
在设计proteus中的二进制码七段数码管译码器时，需要考虑各个输入信号和输出信号的关系，以及逻辑门的连接方式和布局。
4. 实际应用和展望二进制码七段数码管译码器在数字电子领域有着广泛的应用，特别是在数字显示设备和嵌入式系统中。
通过proteus中的模拟实验，我们可以更好地理解译码器的工作原理，从而能够更灵活地应用于实际项目中。
通过对proteus二进制码七段数码管译码器的组合逻辑电路进行探讨，我们可以更好地理解译码器的工作原理和实际应用。
通过proteus的模拟实验，我们可以更深入地理解数字电子和逻辑电路的相关概念，为未来的学习和研究打下坚实的基础。
个人观点和理解：译码器作为数字电子领域的重要组成部分，对于数字信号的处理和显示起着至关重要的作用。
在学习和应用译码器时，需要深入理解其内部的逻辑原理和工作方式，从而能够更好地应用于实际项目中。
PLC课程设计_七段码数字钟
电气控制与PLC 课程设计题 目： 七段码数字钟 院系名称： 电气工程学院 专业班级： XXXXXXXXXX 学生姓名： XXXXXX 学 号： XXXXXXXXXXXX 指导教师： XXXXXX目录1 系统概述 (1)1.1 设计目的 (1)1.2 控制任务 (1)1.3 实现目标 (1)2 方案论证 (2)2.1 控制方案选择 (2)2.2 数码管显示原理 (2)3 硬件设计 (5)3.1 系统的原理方框图 (5)3.2 主电路 (5)3.3 I/O分配 (6)3.4 I/O接线图 (7)3.5 元器件选型 (8)4 软件设计 (8)4.1 程序流程图 (8)4.2 梯形图 (10)5 系统调试 (15)设计心得 (16)参考文献 (17)附录 (18)1 系统概述20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
1.1 设计目的通过设计与实践，制作出具有准确显示小时、分、秒的数字钟，且可以校时。
1.2 控制任务电子钟显示的内容通常有月、日、星期、时、分、秒等。
本系统只显示时、分、秒 ,采用七段显示器显示各位数字 ,显示数值的范围如表1-1所示。
表格括号中的数字表示显示的数字范围。
表1-1 电子钟显示内容与数值(1)由PLC控制的大型数字电子钟由6个7段L E D发光管组成。
(2)左边两个数码管显示0～23小时,中间两个数码管显示00～60分,后边两个发光二极管显示秒(即每秒闪烁一次)。
(3)显示时、分、秒。
(4)时、分、秒中间间隔的“：”用LED灯（24V）实现，并保持一直亮着的状态。
(5)开始状态时,显示为00:00:00,启动以后开始计时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数
字
电
路
设
计
论
文
七段LED显示译码器目录
1.分段式
2.BCD-七段显示译码器
3.七段显示译码器
4.动态灭零输入RBI
5.动态灭零输出RBO
分段式
数码由分布在同一平面上若干段发光的笔画组成，如半导体显示器。
半导体数码管——BS201A半导体数码管是分段式半导体显示器件，其基本结构是PN结，即用发光二极管（LED）组成字型来来显示数字。
这种数码管的每个线段都是一个发光二极管，因此也称LED数码管或LED七段显示器。
七段显示器由发光二极管(light emitting diode ; LED)组合而成，分为共阴及共阳两型，将内部所有LED的阴极接在一起的称为共阴型，内部所有LED的阳极接在一起的称为共阳型，见下图：
因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成 7 段字型数码管所要求的代码。
我们把能够将计算机输出的BCD码换成 7 段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”。
1）输入：8421BCD码，用A3 A2 A1 A0表示（4位）。
2）输出：七段显示，用Ya ~ Yg 表示（7位）
3）逻辑符号：
七段显示译码器
在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。
因此，数字显示电路是许多数字设备不可缺少的部分。
数字显示电路通常由译码器、驱动器和显示器等部分组成，如图
数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平面化方向发展。
数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发亮即可，如辉光放电管、边光显示管等。
第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。
第三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。
数字显示方式目前以分段式应用最普遍，图，显示0～15等阿拉伯数字。
在实际应用中，10～15并不采用，而是用2位数字显示器进行显示。
七段数字显示器发光段组合图
如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。
因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。
例如，对于8421码的0011状态，对应的十进制数为3，则译码驱动器应使 a、b、c、d、g各段点亮。
即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点
假设七段显示译码器输出高电平有效，用以驱动共阴极显示器。
该集成显示译码器设有多个辅助控制端，以增强器件的功能。
7448的功能表如表，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下：
灭灯输入BI/RBO
BI/RBO是特殊控制端，有时作为输入，有时作为输出。
当BI/RBO作输入使用且BI＝0时，无论其它输入端是什么电平，所有各段输入a～g均为0，所以字形熄灭。
试灯输入LT
当LT＝0时，BI/RBO是输出端，且RBO＝1，此时无论其它输入端是什么状态，所有各段输出a～g均为1,显示字形8。
该输入端常用于检查七段显示译码器本身及显示器的好坏。
其功能介绍如下：
BI：当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。
LT：当BI=1，LT=0 时，不管输入DCBA 状态如何，七段均发亮，显示“8”。
它主要用
来检测数码管是否损坏。
LE：使能控制端，当LE=0时，允许译码输出。
DCBA：为8421BCD码输入端。
abcdefg：为译码输出，输出为高电平。
表7-1 BCD码/七段码译码器逻辑功能表
由上面的功能表可以写出abcdefg 的卡诺图如下页所示：
动态灭零输入RBI
当LT ＝1，RBI ＝0且输入代码DCBA ＝0000时，各段输出a ～g 均为低电平，与BCD 码相应的字形熄灭，故称“灭零”。
利用LT=1与RBI=0可以实现某一位的“消隐”。
此时BI/RBO 是输出端，且RBO=0。
动态灭零输出RBO
BI/RBO 作为输出使用时，受控于LT 和RBI 。
当LT ＝1且RBI ＝0，输入代码DCBA=0000时，RBO=0；若LT=0或者LT ＝1且RBI ＝1，则RBO=1。
该端主要用于显示多位数字时，多个译码器之间的连接。
从功能表还可看出，对输入代码0000，译码条件是：LT
和RBI 同时等于1，而对其它输入代码则仅要求LT ＝1，这时候，译码器各段a ～g 输出的电平是由输入BCD 码决定的，并且满足显示字形的要求。
图如上所示。
所用元器件如下所示： 集成译码器74138两只； 逻辑门电路若干； 心得体会
经过一周的实习，我已经熟练的掌握了七段译码器的工作原理，原来学的时候觉得它就是一个简单的可以实现译码的电路而已，自己做的时候才发现其实里边有很多东西值得学。
在自己设计七段译码器的时候，更是懂得了团结互助。
总之通过这一周的学习，我学到了很
多东西。