基于FPGA的高频信号发生器设计
基于FPGA的通用频率信号发生器的设计
目录摘要.......................................................... I II Abstract ........................................................ I V 1 绪论.. (1)1.1课题来源及意义 (1)1.2国内外DDS的研究现状及发展 (1)1.3本文研究的主要内容与结构 (4)2 需求分析与总体设计 (6)2.1 任务分析 (6)2.2 方案选择 (6)2.3 本章小结 (8)3 系统原理分析 (9)3.1 DDS技术的特点 (9)3.2 DDS技术的工作原理 (9)3.3 FPGA的工作原理 (11)3.4 FPGA的特点 (11)3.5 本章小结 (12)4主控电路设计 (13)4.1单片机选型及其最小系统设计 (13)4.2按键输入接口设计 (15)4.3液晶显示接口设计 (16)4.4 DAC芯片选型及其接口电路 (17)4.5 本章小结 (19)5 软件设计及其调试 (20)5.1显示接口驱动设计及调试 (20)5.2输入接口驱动程序及调试 (21)5.3 SPI通信接口设计及调试 (22)5.4 MCU联机仿真及调试 (26)5.5 基于FPGA的SPI通信接口 (28)5.6 DDS相位累加器实现 (29)5.7 FPGA联机测试 (31)5.8 本章小结 (33)结束语 (34)参考文献 (35)致谢 (36)基于FPGA的通用频率信号发生器的设计摘要直接数字频率合成(Direct Digital Frequency Synthesis，简称DDS)技术是近年来发展起来的一种新的频率合成技术。
它将先进的数字处理理论与方法引入到信号合成领域，标志着第三代频率合成技术的出现。
随着数字电路和微电子技术的发展，DDS技术日益显露出它的优越性。
目前，DDS技术己经在雷达系统、通信系统、仪器仪表和电子对抗等领域得到了十分广泛的应用。
基于FPGA的DDS信号发生器设计
基于FPGA的DDS信号发生器设计随着数字信号处理（DSP）技术的发展，直接数字频率合成器（DDS）逐渐取代了传统的频率合成器，成为一种高性能的信号发生器。
DDS信号发生器通过数字信号直接产生模拟信号，具有频率精度高、可编程性强和快速调频等优点。
本文将通过FPGA实现DDS信号发生器的设计。
首先，我们需要了解DDS信号发生器的基本原理。
DDS信号发生器的核心是相位累加器、查找表和数模转换器（DAC）。
通过累加器产生相位累积，将相位累积的结果通过查找表得到对应的振幅值，并经过数模转换器输出模拟信号。
1.确定需要生成的信号的参数，包括输出频率、相位步进精度、振幅等。
根据这些参数，计算累加器的增量值，即每个时钟周期累加器需要累加的值。
2.在FPGA中设计相位累加器。
相位累加器的宽度取决于相位步进精度，一般为32位或64位。
通过在每个时钟周期加上增量值，实现相位的累加。
3.设计查找表。
查找表的大小取决于数字信号的分辨率，一般为2^N 位。
通过输入相位值查找对应的振幅值。
4.设计数模转换器（DAC）。
通过DAC将数字信号转换为模拟信号输出。
5.在FPGA中实现控制逻辑，包括控制相位累加器和查找表的读写操作，使其按照设定的参数进行相位累加和振幅输出。
6.将设计好的FPGA模块进行综合、布局和时序约束，生成比特流文件。
通过以上步骤，基于FPGA的DDS信号发生器的设计就完成了。
设计好的FPGA模块可以实现高精度、高稳定性的信号发生器，广泛应用于通信、雷达、医疗设备等领域。
需要注意的是，在设计过程中需要考虑到FPGA的资源限制，包括LUT资源的利用、频率分辨率和输出频率的限制等。
此外，还可以通过增加相位累积周期、使用多路查找表和多路DAC等方法进一步优化设计。
综上所述，基于FPGA的DDS信号发生器设计是一个较为复杂的过程，需要对DDS原理有深入的理解，并结合FPGA的特点进行设计。
通过合理的设计和优化，可以实现高性能的DDS信号发生器。
基于FPGA的信号发生器设计..
2013年全国大学生电子设计竞赛基于FPGA的信号发生器设计题目：信号发生器班级： xxxxxxxxxxxx成员： xxx指导老师： xxx2013年7月30日目录一、设计要求 (4)1. 基本要求 (4)二、设计方案 (4)三、系统基本原理 (5)3.1函数信号发生器的几种实现方式 (5)3.1.1程序控制输出方式 (5)3.1.2 DMA输出方式 (6)3.1.3可变时钟计数器寻址方式 (6)3.1.4直接数字频率合成方式 (7)3.2频率合成器简介 (7)3.2.1频率合成技术概述 (7)3.2.2频率合成器主要指标 (8)2.3 DDS原理 (9)3.3.1相位累加器 (9)3.3.2波形ROM (11)3.3.3 DDS频率合成器优缺点 (11)四、单元模块设计 (12)4.1系统框图 (12)4.2相位累加器与相位寄存器的设计 (13)4.3波形ROM的设计 (14)4.4频率控制模块的设计 (17)4.5 D/A转换器 (18)4.6滤波模块 (20)五、系统源程序 (20)5.1 Verilog HDL 源程序： (20)5.2 STM32 源程序： (24)摘要直接数字频率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽样定理理论和现代器件生产技术发展的一种新的频率合成技术。
与第二代基于锁相环频率合成技术相比，DDS具有频率切换时间短、频率分辨率高、相位可连续变化和输出波形灵活等优点，因此，广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
该技术的常用方法是利用性能优良的DDS专用器件，“搭积木”式设计电路，这种“搭积木”式设计电路方法虽然直观，但DDS专用器件价格较贵，输出波形单一，使用受到一定限制，特别不适合于输出波形多样化的应用场合。
随着高速可编程逻辑器件FPGA的发展，电子工程师可根据实际需求，在单一FPGA上开发出性能优良的具有任意波形的DDS系统，极大限度地简化设计过程并提高效率。
基于FPGA的信号发生器设计
基于FPGA的信号发生器设计1 引言电子产业瞬息万变,越来越多的设计开始以ASIC转向FPGA(现场可编程门阵列)，FPGA正以各种电子产品的形式进入了我们日常生活的各个角落。
随着新一代FPGA芯片工艺和设计方法的进步及新的应用领域和市场需求的变化, EDA技术有了突飞猛进的发展，数字系统设计也有了革命性的变化。
芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，采用硬件描述语言VHDL的设计方式就应运而生，设计工作从行为、功能级开始，并向着设计的高层次发展。
VHDL具有多层次描述系统硬件功能的能力，支持自顶向下和基于库的设计的特点，从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的FPGA器件中去，可以实现可编程的专用集成电路(ASIC)的设计。
在电子技术飞速发展的今天，信号发生器在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，或者电路实验和设备检测中具有十分广泛的用途。
基于FPGA的信号发生器的设计，以简单、廉价的元器件构筑，能够产生高精度的正弦波、方波、三角波、锯齿波，同时可以实现波形自由选择。
本设计以花费小、集成度高、性能稳定、使用方便为指导，在功能上力求完善实用，同时兼顾商业价值与应用价值的体现。
2 设计方案2.1 方案介绍正弦波和方波使用MegaWizard Plug-In Manager定制宏功能模块，然后在顶层文件中例化。
锯齿波和三角波采用VHDL语言编程的文本输入方式。
使用分频器将输入的高频脉冲降频得到各模块所需的低频脉冲，使用四选一数据选择器选择波形的输出。
对程序进行编译仿真，成功后下载文件到FPGA实验箱来测试。
通过FPGA软件扫描方式将波形数据读出传输给DAC0832，通过外接示波器显示波形输出。
基于FPGA的实用多功能信号发生器的设计与制作
基于FPGA的实用多功能信号发生器的设计与制作基于FPGA的实用多功能信号发生器的设计与制作摘要多功能信号发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。
直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。
由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。
本文首先介绍了函数信号发生器的研究背景和DDS的理论。
然后详尽地叙述了利用Verilog HDL描述DDS模块的设计过程，以及设计过程中应注意的问题。
文中详细地介绍了多种信号的发生理论、实现方法、实现过程、部分Verilog HDL代码以及利用Modelsim仿真的结果。
文中还介绍了Altera公司的DE2多媒体开发平台的部分功能及使用，并最终利用DE2平台完成了多功能信号发生器的大部分功能。
包括由LCD显示和按键输入构成的人机界面和多种信号的发生。
数字模拟转换器是BURR-BROWN 公司生产的DAC902。
该信号发生器能输出8种不同的信号，并且能对输出信号的频率、相位以及调制信号的频率进行修改设定。
关键词：信号发生器；DDS；FPGA；DE2Practical FPGA-based multi function signal generatordesign and productionAbstractMulti function signal generator has become the most widely used in modern testing field of general instrument, and has represented one of the development direction of the source. Direct digital frequency synthesis (DDS) is a totaly digital frequency synthesis technology, which been put forward in the early 1970s. Using a look-up table method to synthetic waveform, it can satisfy any requirement of waveform produce. Due to the field programmable gates array (FPGA) with high integrity, high speed, and large storage properties, it can realize the DDS technology effectively, increase signal generator’s performance and reduce production costs.Firstly, this article introduced the function signal generator of the research background and DDS theory. Then, it described how to design a DDS module by Verilog HDL, and introduced various signal occurs theory, method and the implementation process, Verilog HDL code and simulation results.This paper also introduces the function of DE2 multimedia development platform, and completed most of the functions of multi-function signal generator on DE2 platform finally. Including the occurrence of multiple signal and the man-machine interface which composed by LCD display and key input. Digital-to-analog converters is DAC902, which produced by company BURR-BROWN.This signal generator can output eight different kinds of signals, and the frequency of the output signal, phase and modulation frequency signal also can be modifyed.Key Words: Signal generator; DDS; FPGA; DE2目录论文总页数：34页1 引言 (1)1.1课题背景 (1)1.2国内外波形发生器的发展现状 (1)1.3本文研究的主要内容 (2)2 信号发生器原理 (2)2.1直接数字频率合成技术的基本原理 (2)2.2相位偏移控制 (3)2.3多种信号的发生 (3)2.3.1方波的发生 (3)2.3.2三角波发生 (4)2.2.3锯齿波发生 (4)2.3.4 PWM信号发生 (4)2.3.5 SPWM信号发生 (5)2.3.6 AM信号发生 (5)2.3.7 FM信号发生 (6)2.4DDS的特点 (7)2.4.1 DDS 的优点 (7)2.4.2 DDS 系统的缺点 (7)3 系统整体设计 (8)3.1硬件部分 (8)3.1.1 DE2实验板 (8)3.1.2 LCD模块 (9)3.1.2 DAC902 (11)3.2基于VERILOG的FPGA设计 (12)3.3软件工具 (12)3.3.1 Modelsim (12)3.3.2 Quartus (12)3.4系统设计 (13)3.4.1 系统初始化模块 (13)3.4.2按键模块和LCD模块 (13)3.4.3 RAM模块 (14)3.4.4数据转换模块 (15)3.4.5 DAC驱动模块 (15)3.4.6系统的运行 (15)4 VERILOG HDL代码实现与仿真 (15)4.1信号发生器模块 (15)4.1.1频率控制字和相位累加器 (15)4.1.2 相位偏移控制 (16)4.1.3正弦波发生模块 (17)4.1.4 方波发生模块 (17)4.1.5 三角波发生模块 (18)4.1.6 锯齿波发生模块 (18)4.1.7 PWM信号发生模块 (19)4.1.8 SPWM信号发生模块 (19)4.1.9 AM信号发生模块 (20)4.1.10 FM信号发生模块 (21)4.2按键输入模块 (22)4.3LCD显示模块 (23)4.4RAM模块 (24)4.5数据转换模块 (25)5 系统测试 (26)5.1控制及显示部分测试 (27)5.2输出频率测试 (27)5.3信号发生测试 (28)5.3.1 正弦波、方波、三角波、锯齿波测试 (28)5.3.2 PWM信号测试 (29)5.3.3 SPWM信号测试 (29)5.3.4 AM信号测试 (29)5.3.5 FM信号测试 (30)结论 (31)参考文献 (32)致谢...................................................... 错误!未定义书签。
基于FPGA的信号发生器设计
基于FPGA的函数信号发生器设计摘要在信号发生器的设计中,传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差。
本设计是利用EDA技术设计的电路,该信号发生器可以输出四种信号，分别是正玄波、方波、三角波、锯齿波，可以通过外部的按键选择波形并调节波形的幅度、相位和频率。
侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计,通过调用四个ROM 里面的数据来实现，这里需要一个加法器和一个累加器来产生 ROM 的地址。
通过不断让地址累加，从而不断地从 ROM 中读取波形数据，然后将数据送往 DACTLC5615的驱动模块中，这样最终便输出模拟的波形，最后通过示波器演示仿真结果。
与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。
使用FPGA器件的高性能、高集成度相结合，可以克服传统DDS 设计中的不足，从而设计开发出性能优良的DDS系统。
关键词：FPGA；函数信号发生器；DDS；DAC；The design of function generator based on FPGAAbstractIn the signal generator design , the traditional method of using discrete long design cycle components or general purpose digital circuit component design of electronic circuits , expensive, poor portability . This design is the use of EDA technology designed circuit , the signal generator can output four signals , which are sine wave, square wave , triangle wave , sawtooth wave, you can select and adjust the waveform amplitude, phase and frequency of the waveform by an external button.Emphasis describes the use of FPGA to complete direct digital frequency synthesizer (DDS) design , by calling four ROM inside the data to achieve here need an adder and an accumulator to generate ROM address. By constantly make address accumulate, thereby continuously reads the waveform data from the ROM , and then the data is sent to DACTLC5615 drive module , so that the final output will be analog waveforms, and finally through the oscilloscope display simulation results.Compared with the conventional method of frequency synthesis , DDS frequency synthesized signal having a short switching time , high frequency resolution, and many other advantages of continuous phase change . FPGA devices using high-performance, highly integrated combination of design can overcome the shortcomings of traditional DDS , which designed and developed the excellent performance of the DDS system .Keywords: FPGA; function signal generator; DDS; DAC;目录第一章绪言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外的研究状况 (2)1.3.1波形发生器的发展状况 (2)1.3.2 国内外波形发生器产品比较 (3)1.3.3 本课题在国内外的研究现状 (3)第二章信号发生器的方案设计 (4)2.1硬件组成部分 (4)2.1.1 FPGA实验板 (4)2.2外围电路 (6)2.2.1TLC5615芯片 (6)2.2.2 TLC5615工作原理 (8)2.3 RC低通滤波电路 (9)第三章直接数字合成技术（DDS） (11)3.1 直接数字合成技术（DDS） (11)3.2 DDS 的基本原理 (11)3.3 DDS 的性能分析 (12)3.3.1 DDS理想抽样频谱 (12)3.4 DDS 杂散频谱分析 (13)3.4.1相位截断对输出信号频谱的影响 (13)3.4.2 D/A 非理想特性及参考时钟相位噪声对输出信号频谱的影响 (13)3.5基于DDS的信号函数发生器 (14)3.5.1 整体框图及其说明 (14)3.5.2 按键消抖模块 (14)3.5.3 按键编码 (16)3.5.4 DDS 信号发生器 (18)3.5.5 RTL电路图 (20)第四章实验分析 (21)4.1 实验过程 (21)4.1.1 程序调试 (21)4.2 实验结果 (23)4.3 实验总结 (24)致谢 (24)参考文献 (25)第一章绪言1.1 课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。
基于FPGA的信号发生器设计
块 主要采 用高速宽带运放 。整个系统稳定度高 ， 制方便 ， 控 可扩展性强 。
关 键词 ： 现场可编程门阵列； 硬件描述语言；ｉ Ｉ嵌入式系统； Ｎｏ Ｉ ｓ 直接数字频率合成技术
ｃ ｎ ｒ ｌｍｏ ｕ ｅ， ｈ ＣＤ ｄ ｓ ｌｙ ｍｏ ｕ ｅ ａ ｄ ｔｅ Ｄ／ ｏ ｖ ｒ ｉｎ ａ ｄ ｐ ｗ ｒｍａ ｎ ｆ ｄ ｍｏ ｕ ｅ ｈ ｅ ｅｅ ｔ ｃ ｌｓ ｕ ｃ ｏ ｔ ｄ ｌ ｔ ｅ Ｌ ｉｐ ａ ｄ ｌ ｎ ｈ Ａ ｃ ｎ ｅ ｓｏ ｎ ｏ ｅ ｇ ｉ ｅ ｄ ｌ ．Ｔ ｌｃｒ ａ ｏ ｒ ｅ ｏ ｉ ｉ
ｍｏ ｕｅｓ ｐ ｌ ｓ５ ｖ ｌ ｆｒｔｅＦ ＧＡ ｃ ｉ ｎ ±１ ｏｔｆｒｔｅＤＡ ｈｐ ｄ ｌ ｕ ｐ ｅ ｏｔｏ ｈ Ｐ ｈｐ ａ ｄ ｉ ｖ ｌ ｏ ｈ Ｃ ｃ ｉ．Ｗ ｉ ２ ｔ ＶＨＤ ｈ Ｌｆ ＶＨＳＣ Ｈａｄ ａｅＤｅｃ ｐ Ｉ ｒ ｗ ｒ ｓｒ — ｉ
中 图分 类 号 ：Ｎ ３ ． 文献标 识码 ： Ｔ ４ １２ Ａ
Ｄｅ ｉ ｎ ｏ ｉ ｎ ｌＧｅ ｅ ａ ｏ ｓ ｄ ｏ ｓｇ ｆ Ｓ ｇ ａ ｎ ｒ ｔ ｒ Ｂａ ｅ ｎ ＦＰＧＡ
ＷＵ Ｊ ｎ ａ ＷＥＩ ｉｃ ｕ Ｚ ＮＧ Ｇ ｉｏ ｇ ｕｎ ｎｈ ｎ Ｊ ＨＯ ｕｙ ｎ
文章 编 号 ：０ ８— ２ ５ ２ ０ ）２—０ ３ １０ ８ ４ （０ ８ ０ ０ ４一ｏ ４
基 于 Ｆ Ｇ 的信 号 发 生 器 设 计 木 ＰＡ
武军娜 魏金春 钟桂 勇
（ 黄石理工学院 电气与电子信息工程学院， 湖北 黄石 ４５０ ） ３０ ３
基于FPGA的信号发生器的设计
的飓 风 系列 ｃｃ ｎ ｙｌ ｅ可 编程 门 阵列 芯 片 和 Ａ 公 司的 Ａ ８ ７Ｄ／ 转 换 器） 实现 了信 号发 生 器 的设 计 ， 针 对 工 程 设 计 容 易 出现 的 问题 ， 出 ｏ Ｄ Ｄ７４ （ Ａ ， 并 给 了解决 的 思路 。
【 关键词 ｌ 现场 可编程逻辑 门阵列； 数模转换器
ａ ｈ Ｉ ｔ ｏ ｔｏ ８ ｔ ｅ ＧＰ Ｏ ｏ ｃ ｎｒ ｌ ＡＤ９ ４ ｓ ｍｐ ｉ ｇ ａ ｄ ｔａ ｓｅ ． ｉｈ ｏ ｌ ｅ ｄ ｓｍｐ ｅ ｈ ｒ ｗａ ｅ ｃｒ ｕ ｔａ ｄ ｓ ｍｅ ｓ ｆｗ ｒ ｎ ｔｕ ｔｏ ｓ ７ ａ ｌ ｎ ｒ ｎ ｆ ｒ ｎ ｗｈ ｃ ｎ ｙ ｎ ｅ ｉ ｌ ａ ｄ ｒ ｉｃ ｉ ｎ ｏ ｏｔ ａ ｅ ｉ ｓｒ ｃ ｉｎ ．
【 ｙｗｏｄ ］Ｐ Ａ； ／ Ｋｅ ｒｓＦ Ｇ ＤＡ
０ 引言
在 仪 表 着陆 系 统 （ ｓ是 引 导 飞 机 自动 着 陆 的重 要 系 统 ， 设计 机 ｉ） ｔ 为
ＦＧ Ｐ Ａ传 送 此 幅 度 信 息 ；Ｐ Ａ 中 的存 贮 着 １个 周 期 的复 合 信 号 的 波 ＦＧ
形 ，只 有 加 电 Ｆ Ｇ 即执 行 ９ Ｈ ＰＡ ０ ｚ正 弦 信 号 、５ Ｈ １０ ｚ正 弦 信 号 生 成 程 序 ， 别 通 过 Ｄ Ａ网 络 １和 ＤＡ 网 络 ３， 分 ／ ／ 将数 字量 变 成 模 拟 量 ， 而 得 从 载设 备 ， 对 地 面 信 号进 行 模 拟 ， 必须 即模 拟 空 间 的 调 制 信 号 非 常关 键 ， 到 ９ Ｈ ０ ｚ正 弦 信 号 、５ Ｈ １０ ｚ正 弦 信 号 ，０ ｚ正 弦 信 号 的 幅 度 控 制 由单 ９Ｈ 为此 我 们 设 计 了 一 种基 于 Ｆ Ｇ 的复 合 信 号 发 生 器 ， ＰＡ 利用 Ｆ Ｇ Ｐ Ａ产 生 片 机控 制 ＤＡ 网络 ２产 生 ９ Ｈ 基 准 电 压而 实 现 ，５ Ｈｚ 弦信 号 的 ／ ０ｚ １０ 正 所 需 要 的 复合 调 制 信 号 。 幅 度 控 制 由 单 片 机 控 制 Ｄ Ａ 网 络 ４产 生 １０ ｚ基 准 电 压 而 实 现 ； ／ ５Ｈ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的高频信号发生器设计摘要随着科学技术的不断发展与进步,我们进入了数字化时代,产品的数字化已是大势所趋。
FPGA（现场可编程门阵列）具有的现场可编程的特性，可以让它的硬件的性能，通过如同软件程序一样实时修改程序代码来改变功能，反复修改错误，这种方式极大地提升了电子设计的灵活性，节约了时间成本和开发成本。
本文使用的FPGA芯片，采用的是Altera公司生产的低成本，Cyclone系列的CycloneIIEP2C8Q208C8N做为核心，完成波形的产生功能，利用内部的ROM来存储波形数据，做出简易的信号发生器，然后通过嵌入锁相环（PLL）来倍频时钟信号，改变信号发生器的频率，达到需要的高频100MHZ以上，使用SignalTapII 对输出数据进行采样，观察波形输出。
关键词：FPGA；信号发生器；PLL；100MHZ；SignalTapII目录第一章前言 (3)1.1研究背景 (3)1.2研究的意义 (3)1.3研究内容 (4)1.4本文主要工作 (4)第二章概述FPGA与PLL (5)2.1FPGA简介 (5)2.1.1FPGA的结构与组成 (5)2.1.2FPGA与ASIC设计的区别 (5)2.2FPGA开发流程 (6)2.3锁相环（PLL）简介 (7)2.3.1PLL的组成 (7)2.3.2PLL应用：频率合成 (7)2.3.3FPGA内嵌功能模块PLL (8)第三章硬件平台 (9)3.1开发板核心板资源介绍 (9)3.2存储器SDRAM电路 (9)3.3电源电路 (9)3.4独立按键及LED电路 (10)3.5时钟和复位电路 (10)第四章设计的软件部分 (11)4.1开发工具软件的简介 (11)4.1.1quartus简介 (11)4.1.2modelsim简介 (11)4.2设计的系统框图说明 (12)4.3波形数据存储ROM的定制 (12)4.3.1波形数据的产生 (12)4.3.2波形数据存储模块的设计 (12)4.4频率控制模块的设计 (13)4.5计数器模块的设计 (13)第五章设计验证与总结 (14)5.1功能仿真 (14)5.2 SignalTapII观察波形 (14)5.3总结 (15)参考文献 (16)致谢 (17)第一章前言1.1研究背景FPGA是由美国公司Xilinx在1980年代中期率先推出的。
伴随半导体生产制造工艺技术的不断进步，FPGA在组成、速度和性能等方面有了非常大的改善和提升，和它相对应的是设计方法学和自动化设计工具也得到了飞速的发展。
其中，设计工具的自动化为FPGA的应用和发展起到了推波助澜的效果。
FPGA是一种可编程的数字IC，拥有较短的开发周期、强大的功能和很好的保密性等特点，被大规模的应用于各个领域。
就在此时期，FPGA应用版图的面积在不断扩大和半导体生产制造工艺技术的不断发展，都促进了FPGA飞速发展，当中的Altera和Xilinx公司生产的产品在整个FPGA/CPLD市场上占有很大比重。
信号发生器是一种历史久远的测量仪器，在20年代早期，电了设备刚出现时就有了。
40年代，有了重点使用在测试各种接收机的标准信号发生器。
70年代前，信号发生器重点有两大类：正弦波和脉冲波。
这时多运用模拟电子技术，模拟元件设计的电路存在着尺寸大、功耗也大等缺点，电路组成非常复杂，产生的波形也少。
70年代后，因为微处理器的出现，可使用处理器、A/D和D/A，硬件和软件结合使波形发生器的性能扩宽了，产生进一步复杂的波形。
这时多以软件为主，本质是处理器对DAC芯片的程序控制，就可得到各类简单的波形。
80年代后，数字技术日益成熟，信号发生器基本上都是运用数字电路。
90年代末，应运而生了几种真正高性能、高价格的波形发生器。
HP公司推出了型号为HP 770S的信号模拟装置系统，它由HP 8770A任意波形数字化和HP 1776A 波形发生软件构成。
HP 8770A事实上也只可以产生8种波形，并且价格非常昂贵。
二十一世纪，伴随集成电路技术的飞速发展，出现了多种工作频率可过GHz 的DDS（直接数字频率合成）芯片，又推动了信号发生器技术的发展。
1.2研究的意义伴随着电子技术的飞速发展，频率不同、幅度不同的各种规则或不规则的可调节电信号常常被需要，而产生这种电信号的仪器就是信号发生器。
它作为一种通用的信号源，大规模应用于自动化控制等领域。
与万用表、频谱仪、示波器等仪器一样，是作为最普通、最广泛使用的电子测量仪器之一。
绝大多数系统电参量的测量，都会用到它，将它产生的信号作为输入的激励信号，以观察整个系统的反馈。
它是数字设备使用中不可缺少的一部分，假如缺少不错的信号源，那么会导致系统不能正常运行，更不必说什么实现其它什么功能了。
FPGA产品的应用版图面积已经飞速的由以前的通信方面扩大到消费电子、工控、测量等大规模的版面上来了。
由于应用的变化，FPGA产品在近几年的发展趋势也越来越鲜明：一边是FPGA制造商从事于使用当下最先进的工艺技术来提升产品的性能，降低产品的成本；另一边是为了满足客户产品快速上市的需求，愈来愈多通用IP（知识产权核）或客户定制IP被引进到FPGA当中。
另外，FPGA企业都在努力促进产品功耗的降低，满足业界愈来愈严格的低功耗要求。
将原本机械构造，高功耗的高频信号发生器数字化，设计低功耗，便捷实用的信号发生器是势在必行的趋势。
1.3研究内容正文是基于FPGA技术，通过以硬件描述语言，Verilog设计高频信号发生器，以开发工具软件QuartusII与Modelsim辅助设计，采用FPGA锁相环（PLL）技术合成高频，设计完成频率为100MHZ以上的高频信号发生器。
本文使用WIN10操作系统，使用的开发工具软件是Quartus II 12.0和Modelsim SE 10.01a。
1.4本文主要工作本文主要完成了如下几个方面的工作：（1）简介FPGA及开发流程（2）简介PLL（锁相环）与在频率合成的应用（3）硬件部分，开发板部分介绍（4）设计的软件部分，工具软件介绍，各个模块的设计（5）设计的验证过程（6）总结第二章概述FPGA与PLL2.1FPGA简介什么是FPGA？FPGA即现场可编程门阵列，英文全称FieldProgrammableGateArray，是一种可编程的集成电路（IC）芯片。
2.1.1FPGA的结构与组成一般而言,FPGA是布线资源分隔的可编程的逻辑单元（LE）组成的阵列，通过可编程I/O单元围绕整个阵列组成整个芯片，排成阵列的LE透过布线通道里面的可编程内连线连接起来促成相对应的逻辑功能。
时下，通常使用的FPGA芯片的可编程LE，是查找表（LUT）和触发器组成。
LUT它的庐山真面目就是一个静态存储器SRAM。
左边的电路，查找表的实现：首先FPGA开发工具会自行计算逻辑电路的全部会存在的结果，然后把结果提前写进查找表，在FPGA工作时，输入信号进行的逻辑运算就当于输入一个地址进行查表，然后把地址对应的内容输出，就能够实现逻辑功能。
假如设计的是时序电路，需要触发器，则FPGA开发工具会自行将触发器配备在查找表的后面，促成组合逻辑时就把触发器旁路掉。
对于错综复杂的设计，一个LUT是没有办法做成设计的，FPGA会采用进位逻辑把许多个LUT连接起来，促成n输入的查找表，实现设计要求。
简单的理解，FPGA是由LUT、触发器和布线资源构成。
是一个Cyclone系列的FPGA芯片的内部组成，它当中的一对LUT和触发器组成LE，多个LE组成逻辑阵列块LAB，然后加上各类布线资源，组成一个FPGA 芯片。
2.1.2FPGA与ASIC设计的区别ASIC即专用集成电路，英文全称为Application Specific Integrated Circuit。
ASIC和FPGA都是属于SOC（Systemonchip片上系统）的两个不同的发展方向，对比两者的唯一区别在于，ASIC的逻辑电路是固化在它的芯片当中，简单的可以把ASIC看成是不可编程的FPGA。
出于FPGA基于固定的硬件组成设计结构（如存储器、锁相环等），而ASIC 设计结构因地制宜，目标不胜枚举，因此ASIC设计的代码格调和FPGA设计的代码格调是有明显不同的，尤其是在功耗、速度、时序要求上。
例如，在ASIC设计中根据要求会有意识的使用一些元件和电路方法来达到降低功耗或提高速度的目的。
2.2FPGA开发流程HDL即硬件描述语言，英文全称HardwareDesignLanguage，是最常用的数字硬件电路描述方法之一，相对于原理图的描述方式比较而言，HDL设计有更加不错的可移植性、普遍使用性和模块分离和重复利用的特点，从而它被大规模的使用。
通常采用FPGA设计数字电路时，它的开发流程是基于HDL。
本文采用的是Verilog语言,它是HDL中的一种。
它可应用在仿真验证、时序分析、逻辑综合。
它是当下运用最广阔的HDL当中的一种。
（1）需求定义(功能定义)设计和实现一个系统的第一步，是确定好整个设计的性能指标，再把设计功能划分为不同的可实现的具体模块，并确认各个模块的功能和基本时序。
（2）RTL级（寄存器传输级）HDL描述RTL级描述是不用管寄存器和组合逻辑方面的细枝末节，透过描述寄存器到寄存器之间的逻辑功能的HDL设计方法。
RTL级相对于门级比较而言，是更加的抽象，也是更加的简单和高效。
RTL级最大的特点是能直接通过综合工具将它综合为门级网表，它直接关系着系统的效能。
（3）功能仿真(前)功能仿真即综合前仿真，是为了查看RTL级描述和设计用意是否保持如出一辙。
（4）管脚分配与设计约束不管是RTL级或是门级的HDL设计方法，实现逻辑的时侯都需和FPGA芯片做匹配。
管脚分配是把设计文件输入输出的信号指定至芯片的某个管脚，设置此管脚的参数。
设计约束是对设计的时序约束与在综合、布局布线阶段附加的要求等。
（5）综合将RTL级HDL语言翻译成由与门、或门、非门等基本逻辑单元构成的门级网表，又要依照设计目的和约束条件优化而变化成的逻辑连接，输出门级网表文件。
（6）综合后仿真（门级）综合之后经过后仿真的过程来验证综合结果是否与原设计保持如出一辙。
一般而言，测试激励是和功能仿真的测试激励保持同步的。
这一步骤一般而言是会被省略掉的。
（7）布局布线布局布线即采用综合后的网表文件，把工程的逻辑与时序要求与器件的可用资源做比对。
（8）时序/时延分析运用时序/时延分析的时序仿真是最准确的，可比较好地反馈芯片的实际工作情况及找到不满足时序约束条件或者器件固有建立时间与保持时间的情况。
（9）配置与下载编程器把布局布线后产生的配置文件通过下载的方式，下载到FPGA芯片中，对它的硬件资源来做编写程序的过程。