第9章 超标量处理机与超流水线处理机
国家开放大学计算机组成原理期末复习指导及答案
国家开放大学计算机组成原理期末复习指导及答案第一篇：国家开放大学计算机组成原理期末复习指导及答案计算机组成原理期末复习指导期末考试题型举例题型包括选择题（单选）、判断题、简答题和计算题。
下面给每种题型列举1-2道样题，以及相应的参考答案及评分标准。
1．选择题（每小题3分，共36分）（1）在定点二进制运算器中，加法运算一般通过来实现。
A．原码运算的二进制加法器B．反码运算的二进制加法器 C．补码运算的十进制加法器D．补码运算的二进制加法器答案：D（2）变址寻址方式中，操作数的有效地址等于加形式地址。
A．基址寄存器内容B．堆栈指示器内容 C．变址寄存器内容D．程序计数器内容答案：C（3）将RAM芯片的数据线、地址线和读写控制线分别接在一起，而将片选信号线单独连接，其目的是。
A．增加存储器字长B．增加存储单元数量C．提高存储器速度D．降低存储器的平均价格答案：B 2．判断题（每小题3分，共15分）（1）输入输出指令的功能是进行CPU和I/O设备之间的数据传送。
（）答案：√（2）半导体ROM信息可读可写，且断电后仍能保持记忆。
（）答案：×（3）在采用DMA方式传输数据时，数据传送是在DMA控制器本身发出的控制信号控制下完成的。
答案：√3．简答题（每小题7-8分，共29分）（1）简述计算机运算器部件的主要功能。
答：主要功能包括（1）由其内部的算术与逻辑运算部件ALU完成对数据的算术和逻辑运算；（2）由其内部的一组寄存器承担对将参加运算的数据和中间结果的暂存；（3）作为处理机内部的数据传送通路。
（2）确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？答：主要从以下四个方面进行考虑：a．指令系统的完备性，以常用指令齐全、编程方便为优；b．指令系统的高效性，以程序占内存空间少、运行速度快为优； c．指令系统的规整性，以指令和数据使用规则统一简单、易学易记为优；d．指令系统的兼容性，以同一系列的低档机的程序能在新的高档机上直接运行为优。
计算机系统结构简答题
1.如果外设要求的通道实际流量十分接近货等于通道具有的最大流量解：1.增大通道最大流量2.动态改变设备优先级3.增加一定数量的缓存器，尤其是优先级比较低的设备2.RISC处理器的关键技术有哪几种？解：1.延时转移技术2.指令取消技术3.重叠寄存器窗口技术4.指令流调整技术3.向量的处理方式有哪三种？各有何特点？解：1.横向处理方式。
向量计算是按行的行从左至右横向地进行。
2.纵向处理方式。
向量计算是按列的方式自上而下地进行。
3.纵横处理方式。
横向处理和纵向处理相结合的方式。
4.列出互连网络中四种寻径方式？并指出他们各自优缺点？解：线路交换：传递信息时必须频繁建立从源节点到目的节点的物理通路，开销很大。
存储转发寻径：包缓冲区大，不利于VLSI的视线，时延大，与节点的距离成正比。
虚拟直通寻径：没有必要等到整个小心全部缓冲后在做路由选择，只要接受到用作寻址的消息头部即可判断，通信时延与节点数无关，同样不利于vlsi 的实现。
虫蚀寻径：每个节点的缓冲区小，易于VLSI的实现，较低的网络传输时延，通道共享性好，利用率高，易于实现选播和广播通信方式。
动态就是想把乘法做完，只要能做加法，就做加法！1.2.3.4.5是任务a1*b1--a5*b5.整个处理过程为17个时钟周期，进行了9次不同运算，TP=9/17t,这些运算串行处理所需要的时钟周期为31个时钟周期，S=31/17=1.82. Y=31/(17*5)=36.5.5.设计一台计算机应有哪五类基本指令？解：输入输出类指令数据传送类指令算数运算与逻辑运算类指令程序控制类指令控制管理机器类指令6.设计一个计算机系统时，确定数据表示的原则主要有哪几个？解：1.缩短程序的运行时间2.减少CPU与主存之间的通信量3.这种数据表示的通用性和利用率7.在多处理机系统中，Cache一致性问题由什么引起，主要采用哪两种方法解决？解：Cache一致性问题主要由共享可写的数据，进程迁移，I/O传输等原因产生。
中国海洋大学计算机系统结构课程大纲(理论课程)
中国海洋大学计算机系统结构课程大纲（理论课程）中国海洋大学计算机系统结构课程大纲(理论课程)英文名称Computer Architecture【开课单位】计算机科学与技术系【课程模块】学科基础【课程编号】【课程类别】选修【学时数】 48 (理论实践 ) 【学分数】 3一、课程描述本课程大纲根据2011年本科人才培养方案进行修订或制定。
(一)教学对象计算机科学与技术专业大学三年级学生(二)教学目标及修读要求1、教学目标(课程结束后学生在知识、技能和态度三个层面达到的目标) 本课程的结束后，学生应掌握计算机系统结构的基本概念、基本原理、基本结构和基本分析方法，初步了解和掌握几种高性能计算机系统的架构;初步具备计算机系统的架构分析能力，初步具备计算机系统性能的评测技能;对现有的主流计算机系统能有一个比较全面的了解，开阔眼界和思路，为今后进一步的学习、研究和工作奠定基础。
2、修读要求(简要说明课程的性质，与其他专业课程群的关系，学生应具备的基本专业素质和技能等)本课程是一门专业理论课。
由于计算机系统是一个复杂的系统，在学生已经学习了“计算机组成原理”、“计算机操作系统”、“汇编语言程序设计”、“高级语言程序设计”等计算机硬件和软件方面的多门课程之后，通过学习“计算机系统结构”这门课程才能够建立起计算机系统的完整概念。
(三)先修课程(参照2011版人才培养方案中的课程名称，课程名称要准确) 先修课程:“高级语言程序设计”;“计算机组成原理”;“操作系统”。
二、教学内容(一)第1章计算机系统结构的基本概念1、主要内容:1.1 计算机系统结构1.2 计算机系统设计技术1.3 系统结构的评价标准1.4 计算机系统结构的发展2、教学要求:(按照掌握、理解、了解三个层次对学生学习提出要求)掌握计算机系统层次结构，计算机系统结构、计算机组成、计算机实现定义及三者之间的关系，透明性概念，Amdahl定律，CPU性能公式，局部性原理，MIPS 定义，MFLOPS定义，计算机系统结构的分类;理解计算机系统设计方法，系统结构的评价标准;了解冯?诺依曼计算机特征，计算机系统结构的发展，价格、软件、应用、VLSI和算法对系统结构的影响。
第9章 超标量处理机与超流水线处理机
计算机体系结构 - 超标量处理机与超流水线处理机
13
9.1.2 单发射与多发射
单发射处理机设计目标
指令级并行度ILP的期 望值>1 每个周期同时取多条 指令、同时译码多条 指令，同时执行多条 指令，同时写回多个 运算结果
I1 I2 I3 I4 I5 I6 I7 I8 I9 指令 1 IF IF IF I1 I2 I3 指令 1 IF
计算机体系结构
第9章 超标量机与超流水线机
陈 伟 教授 西南石油大学计算机学院 ncchenwei@
1
第9章 超标量处理机与超流水线处理机
本章主要介绍另外三种高性能的指令级并行处理 机的基本原理、典型结构和主要性能：
超标量处理机
（Superscalar Processor）
超流水线处理机
17
WR2
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
计算机体系结构 - 超标量处理机与超流水线处理机
多发射处理机结构——超标量处理机
超标量处理机
通常，把一个时钟周期内能够同时发射多条指令的处理机称 为超标量处理机。最基本的要求：必须有两条或两条以上并 行的指令流水线
来自指令 Cache
IF
ID
MD1 MD2 MD3 乘除法部件 AL
WR
通用寄存器 后行写数栈
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
定点算术逻辑部件 LS 取数存数部件
15
计算机体系结构 - 超标量处理机与超流水线处理机
（2）多发射处理机结构
多个取指令部件，多个指令译码部件和多个写结果部件 设置多个指令执行部件，有些指令执行部件采用流水线结构
最新系统结构总复习题(附答案)
《计算机系统结构》期末考试复习题一、选择题：1、我们称由（B ）实现的机器为虚拟机器。
A、硬件B、软件C、微程序D、固件2、计算机系统结构设计者所关心的是（C ）所看到的的计算机结构。
A、硬件设计人员B、逻辑设计人员C、机器语言或汇编语言程序员D、高级语言程序员3、计算机组成是计算机系统结构的（B ）。
A、硬件实现B、逻辑实现C、软件实现D、以上三种4、在计算机系统设计时，为了提高系统性能，应当注意（A ）。
A、加快经常性使用指令的执行速度B、要特别精心设计少量功能强大的指令B、要减少在数量上占很小比例的指令的条数D、要加快少量指令的速度5、SIMD计算机可以处理（D ）。
A、多指令流、单数据流B、单指令流单数据流C、多指令流多数据流D、单指令流多数据流6、在提高CPU性能的问题上，从系统结构角度，可以（C ）。
A、提高时钟频率B、减少程序指令条数C、减少每条指令的时钟周期数D、减少程序指令条数和减少每条指令的时钟周期数7、冯.诺依曼计算机是（B ）。
A、以存储器为中心B、以CPU为中心C、以处理输入/输出危重点D、以存储器与计算器为中心8、解决软件移植最好的办法就是（C ）。
A、采用模拟方法B、采用仿真的方法C、采用统一高级语言D、采用统一标准设计计算机结构9、对计算机系统结构，下列透明的是（A ）。
A、数据总线宽度B、浮点数表示C、CPU寄存器个数D、存储器的编址方法10、以下对系统程序员不透明的是（B ）。
A、系列机各档不同的数据通路宽度B、虚拟存储器C、指令缓冲寄存器D、存储器读写缓冲寄存器11、在浮点数表示中，尾数的位数多少主要影响（ B ）。
A、表数范围B、表数精度C、表数效率D、运算实现容易程度12、当浮点数的尾数基值为（A ）时，其表数效率最高（假如不考虑隐藏位）。
A、16B、8C、4D、213、当浮点数的尾数基值为（ D ）时，其表数精度最高，表数范围最大。
A、2B、8C、16D、2或414、当浮点数的尾数用原码表示，基值为2，阶码用移码表示，基值为2时，若尾数部分占23位（不含符号位），阶码占8位（含符号位），则表示的最大负数和最大正数分别为（ C ）。
10-3 超标量、超级流水线和超长指令字计算机(郑宏)
单发射和多发射
多发射
– 在一个时钟周期中发出多条指令。 – 常见的多发射处理机有：
✓ 超标量处理机 ✓ 超流水线处理机 ✓ 超长指令字（ VLIW ）处理机。
ID
EX
WR
IF
ID
EX
WR
IF
ID
EX
WR
IF
ID
EX
WR
IF
ID
EX
WR
有三条4级的流水线，每时钟周期发射3条指令
超标量处理机
超标量处理机内部往往具有多个执行部件，其个 数可能多于每个周期发射的指令条数。
超标量处理机实际上是以增加硬件资源为代价来 换取处理机性能的，即以空间换取了时间。
目前，在多数超标量处理机中，每个时钟周期发 射两条指令，通常不超过四条。
1
2
3
456来自I1 IFID EX WR
时钟周期
I2
IF ID EX WR
超流水线处理机侧重
I3
IF ID EX WR
开发时间并行性，在
I4
IF ID EX WR
公共硬件上采用较短
I5
IF ID EX WR
的时钟周期，深度流
I6
IF
ID EX WR
水来提高速度。
指令 将每一级流水线分成三个子流水线，
每个时钟周期分时发送3条指令的超流水线
由于存在有数据相关和条件转移等问题，采用一 般的指令调度技术，理论上的最佳情况是每个时 钟周期发射3条指令。
超流水线处理机
特点：
计算机系统结构5-5
超流水线处理机
两种定义： 一个周期内能够分时发射多条指令的处理机称为 超流水 线处理机。 指令流水线有8个或更多功能段的流水线处理机称为超流 水线处理机。 提高处理机性能的不同方法： 超标量处理机是通过增加硬件资源为代价来换取处理机 性能的。 超流水线处理机则通过各硬件部件充分重叠工作来提高 处理机性能。 两种不同并行性： 超标量处理机采用的是空间并行性 超流水线处理机采用的是时间并行性
流 水 线 周 期 主时 钟 周期
IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB IF IS RF EX DF DS TC WB
举例
Intel公司的i860、i960、Pentium处理机， Motolora 公司的MC88110处理机，IBM公司的Power 6000处 理机等每个周期都发射两条指令 TI公司生产的SuperSPARC处理机以及Intel的 Pentium III处理机等每个周期发射三条指令 操作部件的个数多于每个周期发射的指令条数。4个 至16个操作部件 超标量处理机的指令级并行度：1＜ILP＜m；m为 每个周期发射的指令条数。
5.4 指令级高度并行的超级计算机
超标量处理机 超长指令字处理机 超流水线处理机
超标量处理机
采用多指令流水线（度=m） 配置多套功能部件、指令译码电路和多组总线，并 且寄存器也备有多个端口和多组总线。 适合于求解稀疏向量、矩阵 IBM RS/6000、DEC 21064、Intel i960CA、Tandem Cyclone（飓风）等
超标量处理机在每个时钟周期的一开始就同时发 射多条指令，而超流水线处理机则要把一个时钟 周期平均分成多个流水线周期，每个流水线周期 发射一条指令；因此，超流水线处理机的启动延 迟比超标量处理机大。
全国2020年10月自考02325计算机系统结构真题及标准答案
全国2020年10月自考02325计算机系统结构真题及标准答案2020年10月高等教育自学考试全国统一命题考试计算机系统结构注意事项：1.本试卷分为两部分，第一部分为选择题，第二部分为非选择题。
2.应考者必须按试题顺序在答题卡（纸）指定位置上作答，答在试卷上无效。
3.涂写部分、画图部分必须使用2B铅笔，书写部分必须使用黑色字迹签字笔。
第一部分选择题一、单项选择题：本大题共10小题，每小题1分，共10分。
在每小题列出的备选项中只有一项是最符合题目要求的，请将其选出。
1.在多用户机器中，应用程序员不能使用的指令是A.“访管”指令B.“访存”指令C.“启动I/O”指令D.“算术运算”指令2.浮点数机器字长和尾数位数一定时，如果尾数基值增大，则运算中的精度损失和表示的精度分别会A.减少和降低B.增大和降低C.增大和提高D.减少和提高3.机器指令执行结果出现异常引起的中断是A.机器校验中断B.I/O中断C.程序性中断D.外中断4.一次重叠中消除指令相关，下列方法中最佳的是A.不准在程序执行过程中修改指令B.增设相关专用通路C.推后下一条指令的执行D.推后下一条指令的分析5.程序在主存中的定位技术不仅A.静态再定位B.动态再定位C.虚实地址映像表D.自动再定位6.现有0~15编号的16个处理器采用PM2.3单级网络互连，则与13号处理器相连的处理器编号是A.1B.5C.7D.97.下列关于多处理机系统的任务粒度描述，不正确的是A.任务粒度的大小会显著影响多处理机系统的效率B.任务粒度过小，系统的并行度会提高，性能会提高C.任务粒度过小，系统的辅助开销增大，性能会下降D.任务粒度过大，系统的并行度会降低，性能会下降8.下列关于数据流计算机的描述不正确的是A.数据流计算机的主要目的是提高对操作级并行的开发水平B.数据流计算机擅长处理具有很强数据相关性但并行性不高的任务C.数据流计算机需要花费较多的辅助开销和存储空间用于数据建立、识别和处理标记D.数据流计算机对标量运算非常有利，而对数组、递归及其他高级操作较难管理9.能够被硬件识别并执行的程序是A.微指令程序B.汇编语言程序C.机器语言程序第二部分非选择题以下内容不提供改写）B。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
WR2
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
计算机体系结构 - 超标量处理机与超流水线处理机
（2）多发射处理机结构——超标量处理机
通常，把一个时钟周期内能够同时发射多条指令的处理机称为超标量 处理机。最基本的要求：必须有两条或两条以上并行的指令流水线 处理机
计算机体系结构 - 超标量处理机与超流水线处理机
11
9.1.2 单发射与多发射
一个4段流水结构的单 发射处理机和并行度为 3的超标量处理机的指 令执行时空图
I1 I2 I3 I4 I5 I6 I7 I8 I9 指令 1 IF IF IF I1 I2 I3 指令 1 IF
单发射处理机的指令流水线时空图
即它们的指令级并行度ILP＞1
计算机体系结构 - 超标量处理机与超流水线处理机
7
9.1 超标量处理机
己面市的高级微处理机大多数属于超标量机：
超标量处理机
Intel 的 i860 、 i960 、 Pentium 处 理 机 ， Motolora 公 司 的 MC88110，IBM的Power 6000，SUN的SuperSPARC等
指令级并行度
如果超标量处理机每个时钟周期发射m条指令，则指令级并 行度ILP的期望值是m， 实际的指令级并行度：1＜ILP＜m
计算机体系结构 - 超标量处理机与超流水线处理机
20
多发射处理机结构——超标量处理机
有先行指令窗口的多发射流水线处理机结构
取指 指令译码 FA1 执行指令 FA2 FA3 写回结果
单发射处理机的指令流水线时空图
2 ID IF 3 EX ID IF 4 WR EX ID 5 WR EX WR 6 时钟周期
多发射处理机的指令流水线时空图
1 IF IF IF 2 ID ID ID IF IF IF 3 EX EX EX ID ID ID IF IF IF 4 WR WR WR EX EX EX ID ID ID WR WR WR EX EX EX WR WR WR 5 6 时钟周期
（Super Pipelinig Processor）
超标量超流水线处理机
（Super Pipelining Superscalar Processor）
计算机体系结构 - 超标量处理机与超流水线处理机
2
第9章 超标量处理机与超流水线处理机
上述三类指令级并行处理机的结构特征
1）并行度为 m 的超标量处理机 ——有 m 条并行的指令流水线
17
WR2
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
计算机体系结构 - 超标量处理机与超流水线处理机
多发射处理机结构——超标量处理机
超标量处理机
通常，把一个时钟周期内能够同时发射多条指令的处理机称 为超标量处理机。最基本的要求：必须有两条或两条以上并 行的指令流水线
WR2
先行指令窗口
计算机体系结构 - 超标量处理机与超流水线处理机
多发射处理机结构——超标量处理机
先行指令窗口的作用：
1）从指令Cache中读入多条指令，通过硬件判断哪些指令 可以先发射到操作部件中去执行 2）把无功能部件冲突、数据相关和控制相关的指令错序发 射到操作部件中去，提高功能部件的利用率 先行指令窗口的大小对超标量处理机的性能影响很大
超标量处理机典型结构
Motorola公司的MC88110
整数 部件 整数 部件 位操作 部件 浮点加 部件 乘法 部件 除法 部件 图形 部件 图形 部件
内部总线 读数／存数 部件 通用寄 存器堆 扩展 寄存器堆 目标 指令 指令分配／ 转移部件
数据 Cache（8KB）
指令 Cache（8KB）
n c 超流水线处理机
d 超标量超流水线处理机
计算机体系结构 - 超标量处理机与超流水线处理机
4
第9章 超标量处理机与超流水线处理机
上述三类指令级并行处理机的结构特征
3）并行度为（m，n）的超标量超流水线处理机 ——每个流水段细分为 n 段的 m 条并行指令流水线 为1）和2）结构的综合
m
a 标量处理机流水线 b 超标量处理机流水线
窗口太小，容纳的指令数量少、调度的效果不好，窗口太大， 调度所需要的硬件实现太复杂
同时发射两条指令的多发射处理机的指令流水线
取指令 指令译码 FA1 执行指令 FA2 FA3 写回结果
浮点加法部件 来自指令 Cache IF1 ID1 MD1 MD2 MD3 WR1 通用寄存器 后部件 来自指令 Cache IF2 ID2 AL 定点算术逻辑部件 LS 取数存数部件
先进的超标量处理机一般包含三个处理单元：
1）定点处理单元
通常称为中央处理单元（CPU），它由一个或多个整数处理部件 组成
2）浮点处理单元（FPU）
它由浮点加减法部件和浮点乘除法部件等组成
3）图形加速部件，也称为图形处理单元（GPU）
目前已与CPU基本分离
计算机体系结构 - 超标量处理机与超流水线处理机 9
超流水线处理机
SGI的MIPS R4000，R5000，R10000等
超标量超流水线处理机
DEC的Alpha处理机
计算机体系结构 - 超标量处理机与超流水线处理机
8
9.1.1 超标量处理机基本结构
超标量处理机的典型结构是：
1）有多个操作部件 2）一个或多个较大的通用寄存器堆 3）一个或两个高速Cache
四种不同类型处理机的性能比较
机器类型 机器流水线周期 同时发射指令条数 指令发射等待时间 指令级并行度ILP k段流水线 基准标量处理机 1个时钟周期 1条 1个时钟周期 1 m度超标量 处理机 1 m 1 m n度超流水线 处理机 1／n 1 1／n n （m,n）度超标量 超流水线处理机 1/n m 1/n m*n
单发射处理机的指令流水线时空图
2 ID IF 3 EX ID IF 4 WR EX ID 5 WR EX WR 6 时钟周期
多发射处理机的指令流水线时空图
2 ID ID ID IF IF IF 3 EX EX EX ID ID ID IF IF IF 4 WR WR WR EX EX EX ID ID ID WR WR WR EX EX EX WR WR WR 5 6 时钟周期
浮点加法部件 IF1 ID1 MD1 MD2 MD3 WR1 通用寄存器 后行写数栈 通用寄存器 后行写数栈
指令 Cache
乘除法部件 IF2 ID2 AL 定点算术逻辑部件 IF3 ID3 LS 取数存数部件
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
21
指令 Cache
n
c 超流水线处理机
d 超标量超流水线处理机
计算机体系结构 - 超标量处理机与超流水线处理机
5
第9章 超标量处理机与超流水线处理机
主要性能比较
以一台k段流水线的普通标量处理机为基准，假设：
基准标量机的机器流水线周期和指令发射等待时间都为1个时钟周期， 则同时发射的指令条数为1，指令级并行度ILP（Instruction Level Parallelism）为1
计算机体系结构
第9章 超标量机与超流水线机
陈 伟 教授 西南石油大学计算机学院 ncchenwei@
1
第9章 超标量处理机与超流水线处理机
本章主要介绍另外三种高性能的指令级并行处理 机的基本原理、典型结构和主要性能：
超标量处理机
（Superscalar Processor）
超流水线处理机
6
计算机体系结构 - 超标量处理机与超流水线处理机
9.1 超标量处理机
一般的流水线处理机只有一条指令流水线，每个时钟周 期平均执行指令数量小于1
指令级并行度ILP＜1或IPC＜1（每个周期完成的指令数量） 由于存在复杂操作延时、数据相关、转移相关等不利影响
超标量、超流水线和超标量超流水线三种处理机在一个 时钟周期内可以执行完成多条指令
来自指令 Cache
IF
ID
MD1 MD2 MD3 乘除法部件 AL
WR
通用寄存器 后行写数栈
FA：浮点加减法运算 MD：乘除法运算 AL：定点算术逻辑运算 LS：取数存数
定点算术逻辑部件 LS 取数存数部件
15
计算机体系结构 - 超标量处理机与超流水线处理机
（2）多发射处理机结构
多个取指令部件，多个指令译码部件和多个写结果部件 设置多个指令执行部件，有些指令执行部件采用流水线结构
系统总线 32 位地址总线
计算机体系结构 - 超标量处理机与超流水线处理机
64 位数据总线
10
9.1.1 超标量处理机基本结构
Motorola公司的MC88110
两个寄存器堆：
整数部件通用寄存器堆，32个32位寄存器 浮点部件扩展寄存器堆，32个80位寄存器
缓冲深度为4的先行读数栈 缓冲深度为3的后行写数栈 两个独立的高速Cache中，各为8KB，采用两路组相联方式 转移目标指令Cache，用于存放另一条分支上的指令
计算机体系结构 - 超标量处理机与超流水线处理机
12
9.1.2 单发射与多发射
单发射处理机设计目标
每个时钟周期平均执 行一条指令，即它的 指令级并行度ILP的期 望值为1 但是由于数据相关、 条件转移和资源冲突 等原因，实际的ILP 不 可能达到1
I1 I2 I3 I4 I5 I6 I7 I8 I9 指令 I1 I2 I3 指令 1 IF
先行指令窗口
为了一个时钟周期内同时发射多条指令，通常设有一个先行 指令窗口，能够从指令Cache中预取多条指令，能够对窗口 内的指令进行数据相关性分析和功能部件冲突检测