流水线处理器冲突问题
计算机体系结构试卷试题(答案全)
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。
4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。
Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。
浅析处理器流水线冒险原因和解决方案
0 引言流水线技术一方面提升了处理器执行速率，另一方面单指令的执行和过程并没有缩减。
处理器在执行流水线作业时，还需要执行控制指令，从而增加系统的开销，所以单个指令平均执行时间会略有上升。
但就总体执行而言，CPU 执行指令的时间更短，吞吐量更大，这意味着程序整体运行得更快。
经典处理器采用五级流水线通路：IF(取指令） ID （指令译码，读寄存器堆） EX （指令执行或地址计算） MEM （数据内存访问）和WB （写回）。
指令执行时间方面：以五级流水线为例（如图1），假设每个时钟周期为t，总共需要执行n 条指令，那么所需时间为执行5*t （n-1）。
如果采用串行执行方式（如图2），执行时间为5*t*n。
这样当指令数较多时，理想状态下流水线方式的效率是串行的5倍。
CPU 流水线模式下,需要规避一些影响指令执行的问题：1）同一个时钟周期内，同一处理单元只能执行一个任务，如执行运算和内存访问不能由同一处理单元在同一时钟周期执行。
2）读取指令和操作数据需要使用各自独立的缓存，即哈弗结构，以避免二者同时访问存储单元。
3）译码与写回操作访问同一寄存器。
而流水线方式执行时，由于上述制约，以及时钟驱动偏差、软硬件延时等原因，有可能出现指令在该时钟周期无法顺利执行，延迟到下个时钟周期执行的情况，这就是流水线风险。
1 流水线冒险类型常见的冒险主要有结构冒险、数据冒险和控制冒险三种。
（1）结构冒险（structural hazard）是指由于资源争夺导致几条指令不能在同一时钟周期内执行，则称为处理器中含有结构性冒险。
如果流水线结构中有一个寄存器，访问内存和读取指令时都要访问同一个内存，流水线就会发生结构冒险。
（2）数据冒险：一个操作需要等待另一个操作完成后才能进行，这样流水线被迫停止，这种情况称为数据冒险。
Keywords: processor;branch prediction; processor pipeline design图2 串行执行方式图1 流水线执行方式2.2 数据冒险解决数据冒险的一个主流方法是转发（也叫旁路）：即前一条指令得到的结果不回写至寄存器，而直接转发至下一条指令。
计算机体系结构——流水线技术（Pipelining）
单功能流水线：流水线只完成一种固定功能 多功能流水线：流水线可以完成多种功能，如 TI公司的ASC机，8段流水线，能够实现：定点加减 法、定点乘法、浮点加法等功能 3.按同一时间内各段之间的连接方式分 静态多功能流水线 ：同一时间内，多功能结构只能按一种功能的连接方式工作。 动态多功能流水线：在同一时间内，可以有多种功能的连接方式同时工作 4.按处理的数据类型 标量流水线 向量流水线 5.按控制方式 同步流水线 异步流水线：当Si功能段要向Si+1段传送数据时，首 先发出就绪信号，Si+1功能段收到信号后，向Si回送 一个回答信号。 6.按任务从输出端的流出顺序 顺序流水方式：指令流出顺序 = 指令流入顺序 乱序流水方式：指令流出顺序 ！= 指令流入顺序 7. 线性流水线——不带反馈回路的流水线
三、流水线的分类（了解）
四、流水线相关及冲突（重点） 1.流水线相关 2.流水线冲突 3.流水线冲突带来问题 4.数据冲突及其解决方案 5.结构冲突及其解决方案 6.控制冲突及其解决方案
五、流水线性能分析(含例题讲解) 1.流水线的基本参数——吞吐率 2.流水线的基本参数——加速比 3.流水线的基本参数——效率 4.结果分析 5.有关流水线性能的若干问题
整体评估、反馈、再改进
3. 指令周期
单周期处理机模型：一个周期完成一个指令（每个周期是等长的），指令长度可能不一样，会造成很大的浪费 多周期处理机模型：将一个指令的完成划分成若干个周期来实现 流水线模型
二、流水线技术 1. 什么是流水线？ 计算机中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。由于这种工作方式与工厂中的生产 流水线十分相似， 因此称为流水线技术 从本质上讲，流水线技术是一种时间并行技术。
DSP课后习题答案--李建
第一章：1、数字信号处理的实现方法一般有哪几种？(1）在通用的计算机上用软件实现（2）在通用计算机系统中加上专用的加速处理机实现(3）用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理(4）用通用的可编程DSP 芯片实现,可用于复杂的数字信号处理算法（5）用专用的DSP 芯片实现(6）用基于通用dsp 核的asic 芯片实现2、简单的叙述一下dsp 芯片的发展概况？答：第一阶段，DSP 的雏形阶段（1980 年前后）代表产品：S2811。
主要用途：军事或航空航天部门第二阶段，DSP 的成熟阶段（1990 年前后)代表产品：TI 公司的TMS320C20 主要用途：通信、计算机领域第三阶段，DSP 的完善阶段（2000 年以后)代表产品：TI 公司的TMS320C54 主要用途：各行业领域3、可编程dsp 芯片有哪些特点?(1）采用哈佛结构：冯.诺依曼结构,哈佛结构，改进型哈佛结构(2)采用多总线结构(3）采用流水线技术（4）配有专用的硬件乘法-累加器（5) 具有特殊的dsp 指令（6）快速的指令周期(7) 硬件配置强(8）支持多处理器结构（9）省电管理和低功耗4、什么是哈佛结构和冯.诺依曼结构？它们有什么区别？哈佛结构：该结构采用双存储空间,程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问,可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成, 大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯.诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，其工作速度较慢。
区别: 哈佛：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线,可独立编址和独立访问,可对程序和数据进行独立传输,使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
分析流水线处理器的中断和异常响应机制
分析流水线处理器的中断和异常响应机制——以ARM7系列3级流水线为例SC11011042-吴德云为增加处理器指令流的速度，ARM7系列使用3级流水线，允许多个操作同时处理，比逐条指令执行要快。
[1]图1ARM7流水线技术示意图PC 指向正被取指的指令，而非正在执行的指令。
ARM 流水线的一条指令只有在完全通过”执行”阶段才被处理。
这句话很重要，也就是说，当处理器开始取第四条指令时，第一条指令才完成执行。
我们如果不考虑流水线的设计，只看它的原理，其实是很简单的，他的复杂之处在于发生流水线冒险时，如何保证其工作得仍然很好。
流水线冒险一般分为控制冒险和数据冒险，而数据冒险一般可分为阻塞(即下一条指令依赖于前一条指令的结果)、分支和跳转、异常（异常和中断）。
由于ARM 是硬件flush 流水设计的，当发生冒险时，会暂停取指，然后清流水，(MIPS 解决冒险通常依赖于编译器，比如插入一条NOP 指令及重新排列指令序列)。
1.1ARM7的中断响应机制1.1.1中断延时从外部请求信号发出到取出对应的中断服务程序(ISR)的第一条指令，这期间的间隔时间。
1.1.2中断过程ARM 体系中通常在存储地址的低端固化了一个32字节的硬件中断向量表，用来指定各异常中断及其处理程序的对应关系。
当一个异常出现以后，ARM 微处理器会执行以下几步操作：1）保存处理器当前状态、中断屏蔽位以及各条件标志位；2）设置当前程序状态寄存器CPSR 中相应的位；3）将寄存器lr_mode 设置成返回地址；4）将程序计数器(PC)值设置成该异常中断的中断向量地址，从而跳转到相应的异常中断处从存储器中读取指令解码指令寄存器读（从寄存器Bank ）移位及ALU 操作寄存器写（到寄存器Bank ）PC PC PC -4PC-2PC -8PC -4ARM Thumb理程序处执行。
在接收到中断请求以后，ARM处理器内核会自动执行以上四步，程序计数器PC总是跳转到相应的固定地址。
计算机组成原理基础知识流水线技术和超标量处理器
计算机组成原理基础知识流水线技术和超标量处理器计算机组成原理基础知识：流水线技术和超标量处理器计算机组成原理是指计算机硬件的基本组成和工作原理。
在计算机科学与技术领域，流水线技术和超标量处理器是两个重要的概念。
本文将介绍这两种技术的基本原理和应用。
一、流水线技术流水线技术是指将一个复杂的操作分解成多个简单的子操作，并将这些子操作连续地执行，以提高计算机的指令执行效率。
在传统的自顶向下的设计方法中，计算机硬件主要包括控制器、运算器等单一功能模块，而在流水线技术中，计算机硬件被划分成多个阶段，每个阶段执行一个特定的功能子模块。
经典的流水线包括取指、译码、执行、访存和写回等阶段。
在取指阶段，计算机从存储器中读取指令；在译码阶段，计算机对指令进行解码并读取相应的操作数；在执行阶段，计算机执行相应的操作；在访存阶段，计算机对数据进行读写操作；在写回阶段，计算机将执行结果写回到寄存器或存储器。
流水线技术的优点是可以充分利用计算机硬件资源，提高指令的并行执行程度。
但是，流水线技术也存在一些问题，例如数据的相关性和冒险问题，需要通过一些技术手段来解决。
二、超标量处理器超标量处理器是一种在流水线技术基础上的改进方案。
传统的流水线技术中，每个阶段只能执行一个指令，而超标量处理器允许在同一个时钟周期内执行多个指令，以进一步提高计算机的执行效率。
超标量处理器主要依靠两个关键技术来实现多指令并行执行：乱序执行和动态调度。
乱序执行是指根据指令之间的依赖关系，按照合理的顺序执行指令，而不是按照指令在程序中的顺序执行。
动态调度是指通过硬件对指令进行调度，在不改变程序语义的前提下，尽可能地重排指令的执行顺序，以提高指令的并行度。
超标量处理器的工作原理可以简单描述为：在取指阶段，计算机从存储器中读取多个指令；在译码阶段，计算机对这些指令进行解码；在执行阶段，计算机并行执行多个指令；在访存阶段，计算机同时进行多个数据的读写操作；在写回阶段，计算机将执行结果写回到寄存器或存储器。
dual instruction issue hazard
dual instruction issue hazard什么是双指令冲突？在计算机体系结构中，指令流水线（Instruction pipelining）是一种技术，用于提高处理器的执行效率。
它允许多条指令在同时执行的不同阶段中，以重叠执行的方式进一步提高处理器的性能。
然而，指令流水线也引入了一种称为双指令冲突（Dual Instruction Issue）的问题，它可能会导致指令的执行顺序产生错误，影响了计算机的正确性和稳定性。
双指令冲突是指在流水线的两个连续阶段中，两条指令可能发生冲突的情况。
这两个连续阶段通常是指令的译码和执行阶段。
当两条指令在这两个阶段都需要同时使用某个资源时，就会发生双指令冲突。
在指令的译码阶段，计算机会解码指令并确定其操作码。
同时，计算机还会识别和解析指令中包含的寄存器和内存地址等操作数，以便在执行阶段使用。
在执行阶段，计算机根据指令的操作码以及操作数执行相应的操作，比如算术运算、逻辑运算、数据加载和存储等。
当两条指令同时需要访问同一资源时，就会发生双指令冲突。
这些资源可以是寄存器、内存地址、输入输出设备等。
对于寄存器资源，冲突可以是由于两条指令都需要写入同一个寄存器造成的。
而对于内存地址资源，冲突可以是由于两条指令都需要读取或写入同一个内存地址造成的。
类似地，对于输入输出设备，如果两条指令都需要访问同一个设备，也会引发冲突。
双指令冲突会导致指令流水线的执行顺序产生错误。
通常情况下，一条指令的译码和执行会在下一条指令的译码和执行之间重叠进行。
但是，由于双指令冲突，这种重叠执行可能会中断或被重新排序，导致结果不正确。
为了解决双指令冲突问题，有几种常见的方法。
一种方法是通过插入适当的延迟来解决冲突。
这种方法可以保证指令的正确执行顺序，但会降低处理器的性能。
另一种方法是使用更复杂的指令调度算法来重排序指令，以最小化冲突的发生。
这种方法可以提高处理器的性能，但需要更复杂的硬件支持。
计算机组成原理复习题库流水线题
4.假设指令流水线分取指（IF）、译码（ID）、 执行（EX）、回写（WR）四个过程段，共 有10条指令连续输出此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100 ns，求流水线的实 际吞吐量（单位时间执行完毕的指令数）。
（5）求该流水处理器的加速比。
5.流水线中有三类数据相关冲突：写后读相关（Read After Write, RAw），读后写相关（ Write After Read, WAR），写后写相关（ Write After Write, WAW）。 判断下面三组指令各存在哪种类型的数据相关。
（1）I1 I2
（2）I3 I4
（3）I5 I6
SUB R1，R2，R3 ；(R2) - (R3)
Байду номын сангаас
R1
ADD R4，R5，R1 ；(R5) + (R1)
R4
STA M，R2 ；(R2) M, M为存储单元
ADD R2 ，R4，R5；(R4) + (R5)
R2
MUL R3，R2，R1 ；(R2)* (R1)
R3
SUB R3 ，R4，R5；(R4) - (R5)
R3
6.什么是指令流水?画出指令二级流水和四级 流水的示意图，它们中的哪个更能提高处理 器的速度，为什么?
7.当遇到什么情况时，流水线将受阻?举例说 明。
8.写一组指令序列，说明因数据相关会影响该 程序的执行结果。
9.举例说明流水线中的几种数据相关。
10.假设指令流水线分8个过程段，若每个过程段所 需的时间为T，试问完成100条指令共需多少时间？
第六章 中央处理器习题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
$s0
IM sub RF $s5
-
DM
$t2 RF
数据重定向
1
2
3
4
5
6
7
8
$s2
add $s0, $s2, $s3 IM add RF $s3 +
DM
$s0 RF
Time (cycles)
and $t0, $s0, $s1
$s0
IM and
RF $s1
&
DM
$t0 RF
or $t1, $s4, $s0
IM sltBiblioteka $s2 RF $s38
9
Time (cycles)
刷 新 这 些 指 令
RF
DM
$t3 RF
slt
尽早分支判断
1
2
3
4
5
6
7
20 beq $t1, $t2, 40 IM lw
$t1 RF $t2 -
DM
RF
24 and $t0, $s0, $s1
$s0
IM and RF $s1
&
DM
RF
Instr 1 2 3
Fetch Instruction
流水线
Decode Read Reg Fetch Instruction
Execute ALU Decode Read Reg Fetch
Instruction
Memory Write
Read/Write Reg
Execute
Memory
ALU
$s4
IM or
RF $s0
|
DM
$t1 RF
sub $t2, $s0, $s5
$s0
IM sub
RF $s5
-
DM
$t2 RF
阻塞
1
lw $s0, 40($0)
IM lw
and $t0, $s0, $s1
or $t1, $s4, $s0
sub $t2, $s0, $s5
2
3
4
5
6
7
$0 RF 40
Fetch
Decode Execute
Instruction Read Reg ALU
Memory Write Read / Write Reg
Fetch Instruction
Decode Read Reg
Execute ALU
Time (ps)
Memory Write Read / Write Reg
sub $t2, $s0, $s5
2
3
4
5
6
7
8
9
$0
RF 40
+
DM
$s0 RF
Time (cycles)
$s0
$s0
IM and
RF $s1 RF $s1
&
DM
$t0 RF
IM or
IM or
Stall
$s4
RF $s0 |
DM
$s0
IM sub RF $s5
-
$t1 RF
DM
$t2 RF
控制冲突
• beq:
– Beq分支指令在流水的第4个阶段才能确定是否分支 – 分支之后的指令在分支发生前就已经取得了 – 如果分支发生了，那么将要执行的这些指令就得重新获取
• 分支预测错误代价
– 当分支发生时重新获取的指令数 – 如果能更早的确定分支就可以减少代价
控制冲突
1
2
3
4
5
6
7
20 beq $t1, $t2, 40 IM lw
DM
$s7 RF
流水线冲突
• 冲突类型
– 数据冲突 – 控制冲突
• 核心问题
– 化解冲突
数据冲突
1
2
3
4
5
6
$s2
add $s0, $s2, $s3 IM add RF $s3 +
DM
$s0 RF
7
8
Time (cycles)
and $t0, $s0, $s1
$s0 IM and RF $s1 &
2
3
4
5
6
7
8
9
10
$0
RF 40
+
DM
$s2 RF
Time (cycles)
$t1
IM add
RF $t2
+
DM
$s3 RF
$s1
IM sub RF $s5
-
DM
$s4 RF
$t5
IM and RF $t6
&
DM
$s5 RF
IM sw
$s1
RF 20
+
DM
$s6 RF
IM or
$t3 RF $t4 |
IM and
+
DM
Trouble!
$s0
RF $s1
&
$s0 RF
DM
$t0 RF
8
Time (cycles)
IM or
$s4
RF $s0
|
DM
$t1 RF
$s0
IM sub
RF $s5
-
DM
$t2 RF
阻塞
1
lw $s0, 40($0)
IM lw
and $t0, $s0, $s1
or $t1, $s4, $s0
$t1 RF $t2 -
DM
RF
24 and $t0, $s0, $s1
$s0
IM and RF $s1
&
DM
RF
28 or $t1, $s4, $s0
IM or
$s4 RF $s0 |
DM
RF
2C sub $t2, $s0, $s5
$s0
IM sub RF $s5
-
DM
30 ... ... 64 slt $t3, $s2, $s3
$s0 RF
Time (cycles)
nop
IM nop RF
DM
RF
nop and $t0, $s0, $s1 or $t1, $s4, $s0 sub $t2, $s0, $s5
IM nop RF
DM
RF
$s0
IM and RF $s1
&
DM
$t0 RF
IM or
$s4 RF $s0 |
DM
$t1 RF
Read/Write
Decode Execute
Read Reg ALU
Write Reg
Memory Read/Write
Write Reg
流水线处理器抽象表示
1
lw $s2,40($0) IM lw add $s3, $t1, $t2 sub $s4, $s1, $s5 and $s5, $t5, $t6 sw $s6, 20($s1) or $s7, $t3, $t4
DM
$t0 RF
or $t1, $s4, $s0
$s4
IM or
RF $s0 |
DM
$t1 RF
sub $t2, $s0, $s5
$s0 IM sub RF $s5 -
DM
$t2 RF
编译时间 消除冲突
1
2
3
4
5
6
7
8
9
10
$s2
add $s0, $s2, $s3 IM add RF $s3 +
DM
28 or $t1, $s4, $s0
2C sub $t2, $s0, $s5
30 ... ... 64 slt $t3, $s2, $s3
IM slt
$s2 RF $s3
流水线处理器
流水线 MIPS 处理器
• 通常将单周期处理器分解成五级以构成流水线处理器:
–取指（Fetch） –译码分析（Decode） –执行 –存储器操作 –写回
• 在每个级别之间添加流水线寄存器 • 时间并行
单周期 vs. 流水线
单周期
0 Instr 1
2
100 200 300 400 500 600 700 800 900 1000 1100 1200 1300 1400 1500 1600 1700 1800 1900