四流水线中的相关与冲突
流水线的相关问题
流水线只有连续不断地流动，不出现断流，才能获得高效率。
如果处理不当，使流水线产生“断流”，就会使流水效率显著下降。
流水过程中因为相关问题而产生冲突，是导致流水线断流的主要原因。
一般来讲，流水线的相关主要分为以下三种类型。
1. 结构相关结构相关是指当指令在重叠执行过程中，硬件资源满足不了指令重叠执行的要求，两条或两条以上指令争用同一资源而引起的冲突，因此，结构相关又称为资源相关。
例如，假设一条指令流水线由5段组成，分别为取指令（IF）、指令译码（ID）、取操作数（MEM）、执行运算（EX）和写寄存器（WR）。
该流水线的时空图如图8-12所示。
图8-12 5段指令流水线从图中可以看出，指令I2的取操作数和指令I4的取指令都需要访问存储器。
若机器中只有一个单端口存储模块，那么I2的取操作数和指令I4的取指令就产生了访存冲突，两个操作无法同时进行，这就是一种典型的资源冲突。
一种解决这种冲突的方法是在机器中增加存储器模块，如使用双端口存储器，使指令和数据分别存放在不同的存储器模块中，这样，取指令和取操作数就不会发生冲突。
另一种方法是，当发生取指令或取操作数冲突时，将其中一个操作的执行时间推迟，如图8-13所示。
当然，这样的话也就是发生了流水线的断流，流水线的吞吐率就下降了。
图8-13 访存相关引起流水线断流2. 数据相关当一条指令需要用到前面指令的执行结果，而这些指令均在流水线中重叠执行时，就有可能产生数据相关。
在流水计算机中，指令的处理是重叠进行的，前一条指令还没有结束，第二、三条指令就陆续地开始工作。
由于多条指令的重叠处理，当后继指令所需的操作数，刚好是前一指令的运算结果时，便发生数据相关冲突。
例如，某一时间以下3条指令在图8-12的流水线中执行。
ADD R1, R2, R3 ；（R2）＋（R3）→R1SUB R4, R1, R5 ；（R1）－（R5）→R4AND R6, R1, R7 ；（R1）∧（R7）→R6其中，SUB指令的EX段需要执行R1减R5，而同一时间，其上一条指令正在执行写结果到R1的操作。
吉林大学计算机系统结构题库第三章
第三章流水线技术知识点汇总先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时空图、流水线性能评价（吞吐率、加速比、效率）、解决流水线瓶颈问题方法、相关（数据相关、名相关、控制相关）、换名技术、流水线冲突（结构冲突、数据冲突、控制冲突）、流水线互锁机制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支（从前调度、从失败处调度、从成功处调度）、流水寄存器、3种向量处理方式（横向、纵向、纵横）、链接技术。
简答题1.流水技术有哪些特点？（答出4个即可）（知识点：流水线）答：1.将处理过程分解为若干子过程，由专门的功能部件来实现，2各段的时间尽可能相等，3各部件间都有一个缓冲寄存器，4适用于大量重复的时序过程，5需要通过时间和排空时间。
2.什么是静态流水线？什么是动态流水线？（知识点：静态流水线、动态流水线）答：同一时间段内，多功能流水线中的各段只能按同一种功能的连接方式工作；同一时间段内，多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。
3.什么是单功能流水线？什么是多功能流水线？（知识点：单功能流水线、多功能流水线）答：只能完成一种固定功能的流水线。
流水线的各段可以进行不同的连接，以实现不同的功能。
4.什么是线性流水线？什么是非线性流水线？（知识点：线性流水线、非线性流水线）答：流水线的各段串行连接，没有反馈回路。
流水线中除了有串行的连接外，还有反馈回路。
5.列举3种相关。
（知识点：相关）答：数据相关，名相关，控制相关。
6.流水线中有哪三种冲突？各是什么原因造成的？（知识点：流水线冲突）答：结构冲突，硬件资源满足不了指令重叠执行的要求；数据冲突，指令在流水线中重叠执行时需要用到前面指令的执行结果；控制冲突，流水线遇到分支指令和其他会改变PC值的指令。
7.选择至少2种解决流水线结构冲突的方法简述。
计算机体系结构——流水线技术（Pipelining）
单功能流水线：流水线只完成一种固定功能 多功能流水线：流水线可以完成多种功能，如 TI公司的ASC机，8段流水线，能够实现：定点加减 法、定点乘法、浮点加法等功能 3.按同一时间内各段之间的连接方式分 静态多功能流水线 ：同一时间内，多功能结构只能按一种功能的连接方式工作。 动态多功能流水线：在同一时间内，可以有多种功能的连接方式同时工作 4.按处理的数据类型 标量流水线 向量流水线 5.按控制方式 同步流水线 异步流水线：当Si功能段要向Si+1段传送数据时，首 先发出就绪信号，Si+1功能段收到信号后，向Si回送 一个回答信号。 6.按任务从输出端的流出顺序 顺序流水方式：指令流出顺序 = 指令流入顺序 乱序流水方式：指令流出顺序 ！= 指令流入顺序 7. 线性流水线——不带反馈回路的流水线
三、流水线的分类（了解）
四、流水线相关及冲突（重点） 1.流水线相关 2.流水线冲突 3.流水线冲突带来问题 4.数据冲突及其解决方案 5.结构冲突及其解决方案 6.控制冲突及其解决方案
五、流水线性能分析(含例题讲解) 1.流水线的基本参数——吞吐率 2.流水线的基本参数——加速比 3.流水线的基本参数——效率 4.结果分析 5.有关流水线性能的若干问题
整体评估、反馈、再改进
3. 指令周期
单周期处理机模型：一个周期完成一个指令（每个周期是等长的），指令长度可能不一样，会造成很大的浪费 多周期处理机模型：将一个指令的完成划分成若干个周期来实现 流水线模型
二、流水线技术 1. 什么是流水线？ 计算机中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。由于这种工作方式与工厂中的生产 流水线十分相似， 因此称为流水线技术 从本质上讲，流水线技术是一种时间并行技术。
3-2 流水线技术
IF
ID
IF
EX
MEM
WB
IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
3、控制冲突
由分支指令引起的延迟称为分支延迟。 分支指令在目标代码中出现的频度很高，性能 损失很大。
据统计，每3～4条指令就有一条是分支指令。 假设：分支指令出现的频度是30％， 流水线理想 CPI＝1， 那么：流水线的实际 CPI ＝ 1.9。系统性能损失将 近50%！
分支指令 分支目标指令 分支目标指令+1 分支目标指令+2 分支目标指令+3 IF ID IF EX MEM WB IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
简单处理分支指令：分支失败的情况
分支指令
分支后继指令 分支后继指令+1 分支后继指令+2 分支后继指令+3
将计算结果写入R1
6
7
8
9
MEM WB EX MEM ID IF EX ID IF
WB MEM WB EX MEM WB ID EX MEM
读R1
WB
（1）数据相关冲突的3种类型
根据指令读访问和写访问的顺序，可以将数据 冲突分为3种类型： 考虑两条指令i和j ，且i在j之前进入流水线， 可能发生的数据冲突有：
写后读冲突（RAW）：在 i 写入之前，j 先去读。
j 读出的内容是错误的。这是最常见的一种数据
冲突，它对应于真数据相关。
数据相关冲突的3种类型
写后写冲突（WAW）：在 i 写入之前，j 先写。最
流水线相关性分析
1、指令流水线中主要有结构相关、数据相关、控制相关。
相关影响流水线性能。
程序中出现的数据相关lbu r3,0x0(r2)需要在WB周期才能将值写入r3里，而后续的指令seqi r5,r3,0x0a在intEx周期里读取r3寄存器的值，发生了读写相关。
正常它的执行阶段需要等待上一条指令将值写入r3后才能读r3寄存器的值，所以为了避免冲突，这里我们采用定向技术，在发生数据相关时，等待前面计算结果的指令并不一定真的马上就用到该计算结果，如果能够将该计算结果从其产生的地方直接送到其他指令需要它的地方，就可以避免暂停。
程序中出现的控制相关Movi2fp f10,r1在IF指令周期后为aborted。
原因在于：第二条指令jal InputUnsigned为无条件转移指令，但是只有在该指令译码的时候才可以知道转移的位置。
但是此时Movi2fp f10,r1指令已经取出，所以需要将该指令流水清空，由于是刚执行了IF指令，所以只需要重新取新的指令就可以了。
程序中出现的结构相关由于以上指令add r1,r1,r3的intEx的执行延迟了4个指令周期，所以addi r2,r2,0x1指令就不能在add r1,r1,r3的intEx的执行前进入ID指令译码的执行。
所以这里出现了指令译码器的争用。
因而发生了结构相关。
2、考察增加浮点运算部件对性能的影响下面两组数据来自Statistics窗口，都是5的阶乘，分别是运算部件设置为一个，运算部件设置为两个的数据统计。
通过比较可以发现，这两组数据在性能统计上是一样的。
所以增加浮点运算部件对性能的影响没有什么影响（对于该程序而言）。
3、考察增加forward部件对性能的影响左右分别是采用forwarding和没有采用forwarding部件的统计效果。
性能比较必须是计算同一个值的时候。
通过比较发现，采用forwarding 技术，总的周期数为95次，暂停了31次。
而没有采用forwarding 技术则总的周期数为112次，暂停了49次。
电子科技大学网络教育期末考试计算机系统结构
电子科技大学网络教育考卷（A1卷）(20 年至20 学年度第 学期)考试时间 年 月 日(90分钟) 课程 计算机系统结构 教师签名[注意：所有题目的答案均填涂在答题卡上，写在本试卷上的答案无效]一、填空题（将下列各题正确的答案填入下面的括号中，每空1分，共20分。
）1. 1. Flynn 分类法是按指令流和数据流的不同组织方式，将计算机系统结构分为（SISD 单指令流单数据流）、（SIMD 单指令流多数据流）、（MISD 多指令流单数据流）、（ MIMD 多指令流多数据流 ） 四类。
2. 流水线冲突有三种类型：（结构冲突 ）、（数据冲突 ）、（控制冲突 ）。
3. 衡量流水线性能的主要技术指标是（ 吞吐量 ）、（ 加速比）和（效率）。
4. 从用户的角度来看，存储器的三个主要指标是：（ 容量）、（速度）和（ 价格 ）。
5. 对向量的处理有（水平处理）、（垂直处理）和（ 分组处理）三种方式。
6. Cache 的地址映象规则有三种：（直接映象）、（ 组相连映象）和（全相连映象），其中（ 全相连映象 ）的冲突率最低。
二、名词解释（每词3分，共15分）1. 程序局部性原理：1. 程序执行时所访问的存储器地址分布不是随机的，而是相对地簇聚。
程序往往重复使用它刚刚使用过的数据和指令。
2. 相关：2. 两条指令之间存在某种依赖关系。
如果两条指令相关，则它们就有可能不能在流水线中重叠执行或者只能部分重叠执行。
3. TLB ：3. 地址变换缓冲器，是一个专用的高速缓冲器，用于存放近期经常使用的页表项，其内容是页表部分内容的一个副本。
4. 通道处理机：4. 能够执行有限I/O 指令，并且能够被多台外围设备共享的小型DMA 专用处理机。
5. 动态拓扑结构5. 根据需要设置互连网络中的开关，从而对结点之间的连接通路进行重新组合，实现所要求的通信模式。
三、问答题（每题5分，共25分）1. 从计算机语言的角度，把计算机系统层次按功能划分哪几级结构？ 1.2. 简述RISC 的优缺点。
计算机组成原理流水线设计基础知识全面解析
计算机组成原理流水线设计基础知识全面解析计算机组成原理是计算机科学与技术的基础课程之一，而流水线设计则是其中的重要内容之一。
本文将全面解析计算机组成原理流水线设计的基础知识，介绍其工作原理、优势、流水线冲突及解决方法等内容。
一、工作原理计算机组成原理中，流水线设计是通过将指令的执行过程划分为多个阶段，并将这些阶段在不同的处理单元上并行执行的方式，从而提高指令的执行效率。
流水线设计主要包含以下几个阶段：1. 取指令阶段（IF）：从内存中读取指令并将其送至指令译码器。
2. 指令译码阶段（ID）：对指令进行解码，判断其类型，并提取相关寄存器的值。
3. 执行阶段（EX）：根据指令的类型，对操作数进行计算，并将结果保存至寄存器中。
4. 访存阶段（MEM）：如果指令需要访问内存，则进行内存读取或写入操作。
5. 写回阶段（WB）：将计算结果写回到寄存器中。
通过将指令的执行划分为多个阶段，并使用多个处理单元并行执行，流水线设计可以大大提高指令的执行效率，加快程序的运行速度。
二、优势流水线设计具有以下几个优势：1. 并行处理：通过将指令的执行划分为多个阶段，并使用多个处理单元并行执行，可以加快指令的执行速度。
2. 提高资源利用率：由于每个处理单元都可以执行不同的指令阶段，因此可以充分利用硬件资源，提高整体的资源利用率。
3. 灵活性：不同的指令可以使用不同的处理单元进行执行，在保持高效率的同时，增加了系统的灵活性，可以执行更多的指令类型。
然而，除了以上的优势外，流水线设计也存在一些问题，即流水线冲突。
三、流水线冲突及解决方法1. 结构冲突：当多个指令需要使用同一硬件资源时，会发生结构冲突。
例如，同时对存储器进行读取和写入操作。
解决方法：通过增加硬件资源的数量或调整指令的执行顺序，可以避免结构冲突的发生。
2. 数据冲突：当后续指令需要使用前一条指令的运算结果时，会发生数据冲突。
例如，一条指令的结果被另一条指令使用。
解决方法：可以通过插入空闲周期或使用旁路机制，将结果传递给后续指令，从而解决数据冲突。
流水线技术——DLX流水线数据通路
四种不同的数据相关
• 两条指令i 和j，都会访问同一寄存器R， 假设i 先进入流水线，则它们对R有四种不 同的访问顺序： • (1)写后读(RAW )——i写j读
–如果j 在i 完成写之前从R 中读出数据，将得 到错误的结果！ –最常见的数据相关，严重制约了CPU的性能， 是程序最重要的特征之一！
1
2
2
3 … … n-1 n
时间
3 … … n-1 n (n-1) Dt
3 … … n-1 n
mD t
nDt
T
(m-1)Dt
• 相关的概念
–现代汉语词典 • 彼此关连;互相牵涉 –流水线中的相关 • 指相邻或相近的两条指令因存在某种关联， 后一条指令不能在原指定的时钟周期开始执 行。
• 三种相关
• 资源相关（又称结构相关）
流水线技术——DLX流水线数据通 路
(IF) (ID) (EX) (MEM)
(WB)
IF
ID EX MEM WB
• 性能指标
– 吞吐率（TP, Thoughput Rate） – 加速比（Speed Ratio） – 效率（Efficiency）
空间
S4 1 2 3 … … n-1 n
S3
S2 S1 1 1 2
流水线技术——DLX流水线数据通 路
(IF) (ID) (EX) (MEM)
(WB)
• • • •
通过定向技术减少数据相关带来的暂停 定向(forwarding)，也称为旁路(bypassing) 工作过程 主要思路：将计算结果从其产生的地方直 接送到真正需要它的地方，就可以避免暂 停。
–寄存器文件EX/MEM中的ALU运算结果总是回送 到ALU的输入寄存器 –从定向通路得到输入数据的ALU操作不必从源 寄存器中读取操作数
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四流水线中的相关与冲突
4.1 实验目的
1.加深对数据冲突、结构冲突的理解；
2.进一步理解解决数据冲突的方法，掌握如何应用定向技术来减少数据冲突引起的停顿；
3.理解这两类冲突对CPU性能的影响，并进行性能分析和比较。
2.2 实验平台
指令级和流水线操作级模拟器MIPSsim
4.3 实验内容和步骤
1. 启动MIPSsim；
2．观察和分析结构冲突对CPU性能的影响，步骤如下：
（1）加载structure_hz.s（在模拟器所在文件夹下的“样例程序”文件夹中）；
（2）执行该程序，找出存在结构冲突的指令对以及导致结构冲突的部件；
(3) 记录由结构冲突引起的停顿时钟周期数，计算停顿时钟周期数占总执行周期数的百分比；
（4）把浮点加法器的个数改为6个；
（5）再次重复上述（1）～（3）的工作；
（6）分析结构冲突对CPU性能的影响，讨论解决结构冲突的方法。
3. 观察数据冲突并用定向技术来减少停顿，步骤如下：
（1）把浮点加法器的个数改为1个；
（2）加载data_hz.s（在模拟器所在文件夹下的“样例程序”文件夹中）；
（3）关闭定向功能。
这是通过在“配置”菜单中去选“定向”（即使得该项前面没有“√”号）来实现的；
（4）用单步执行一个周期的方式（F7）执行该程序，同时查看时钟周期图，列出在什么时刻发生了RAW（先写后读）冲突；
（5）记录数据冲突引起的停顿时钟周期数以及程序执行的总时钟周期数，计算停顿时钟周期数占总执行周期数的百分比；
（6）复位CPU；
（7）打开定向功能。
这是通过在“配置”菜单中勾选“定向”（即使得该项前面有一个“√”号）来实现的；
（8）用单步执行一周期的方式（F7）执行该程序，同时查看时钟周期图，列出在什么时刻发生了RAW（先写后读）冲突，并与（3）的结果进行比较；
（9）记录数据冲突引起的停顿时钟周期数以及程序执行的总时钟周期数。
计算采用定向技术后性能提高的倍数。