计算机体系结构-第二讲 流水线基础
第二章 流水线
从理论上说， 级过程段的流水线处理n 从理论上说，一个具有 k级过程段的流水线处理n个任 务所需的时钟周期数为： 务所需的时钟周期数为： Tk=k+(n – 1) 非流水线的硬件来处理n个任务所需的时钟周期数为： 非流水线的硬件来处理n个任务所需的时钟周期数为： TL=n×k × K级线性流水线的加速比 K 级线性流水线的加速比C 级线性流水线的加速比 Ck=TL / Tk=(n×k) / [k+(n – 1)] × 当n>>k时，Ck→k n>>k时
L 输入 S1
L S2
L S3
L S4
L 输出
时钟C 时钟 四级流水浮点加/ 四级流水浮点加/减运算的基本结构
流水线需在各个过程段之间设置高速缓冲寄存器L 流水线需在各个过程段之间设置高速缓冲寄存器 线性流水线时钟周期 τ=max{τi}+τl =τm+τl τ τ τ τ
式中max{τi}表示取所有过程段中所需的最长操作时间。 τ 表示取所有过程段中所需的最长操作时间 表示取所有过程段中所需的最长操作时间。 式中
4) 按照流动是否可以乱序来分
◆ 顺序流动流水线：流水线输出端任务流出的顺 顺序流动流水线：
序与输入端任务流入的顺序相同。 序与输入端任务流入的顺序相同
◆ 异步流动流水线（乱序流水线）：流水线输出 异步流动流水线（乱序流水线）： ）：流水线输出
端任务流出的顺序与输入端任务流入的顺序 不同。 不同
解：(1) 加法器的流水线时钟周期至少为：τ＝90ns + 10ns 加法器的流水线时钟周期至少为： ＝
如果采用通用的逻辑电路，但不是流水线方式， 如果采用通用的逻辑电路，但不是流水线方式，则浮点加法所需 的时间为τ 的时间为 1 +τ2 + τ3 +τ4 = 300ns 因此，4级流水线加法器的加速比为 因此， 级流水线加法器的加速比为 Ck = 300/100 = 3 当每个过程段的时间都是75ns时， (2) 当每个过程段的时间都是 时 则加速比为： 则加速比为：Ck = 300/75 = 4
冯 诺依曼体系结构的基本内容
冯·诺依曼体系结构的基本内容1. 引言冯·诺依曼体系结构（Von Neumann Architecture）是计算机科学中最重要的概念之一。
它是由数学家冯·诺依曼于1945年提出的，被广泛应用于现代计算机的设计与实现。
冯·诺依曼体系结构为计算机提供了一种基本的组织和工作方式，使得计算机能够高效地执行各种任务。
2. 基本原理冯·诺依曼体系结构的基本原理包括以下几个方面：2.1 存储程序冯·诺依曼体系结构中，程序和数据都存储在同一块内存中。
这意味着计算机可以像读取数据一样读取指令，而不需要将指令和数据分开存储。
2.2 指令流水线冯·诺依曼体系结构中，指令以顺序方式执行。
每条指令都经过取指、解码、执行等阶段，然后再取下一条指令。
这种流水线式的执行方式使得计算机能够高效地处理大量指令。
2.3 存储器层次结构冯·诺依曼体系结构中，计算机的存储器按照速度和容量的不同分为多个层次。
越接近CPU的存储器速度越快，容量越小；而越远离CPU的存储器速度越慢，容量越大。
这种层次结构能够提高计算机的存取效率。
2.4 控制单元和运算单元冯·诺依曼体系结构中，计算机由控制单元和运算单元组成。
控制单元负责指令的执行和程序的流程控制，而运算单元则负责数据的处理和运算。
2.5 输入输出系统冯·诺依曼体系结构中，计算机通过输入输出系统与外部设备进行交互。
输入输出系统使得计算机能够接收外部输入数据，并将处理结果输出到外部设备。
3. 冯·诺依曼体系结构与现代计算机冯·诺依曼体系结构为现代计算机的设计与实现提供了基本框架。
现代计算机在冯·诺依曼体系结构基础上进行了许多扩展和优化，但其基本原理仍然保持不变。
3.1 多核处理器现代计算机往往采用多核处理器，即在一个物理芯片上集成多个处理核心。
这样可以提高计算机的并行能力，使得计算机能够同时执行多个任务。
计算机系统结构 第一章 计算机系统结构的基础知识PPT课件
CU IS PU2 DS2 MM2
SIMD
PUn DSn MMn
3.MISD多指令流单数据流
DS
MM1 MM2
IS1 CU1 IS1 PU1 IS2 CU2 IS2 PU1
MMn
ISn CUn ISn PU1
DS
4.多指令流多数据流MIMD计算机的体系结构：
CU1 IS1 PU1 DS1 CU2 IS2 PU1 DS2
i=1
n
CPU时间(T)=时钟周期长度* (CPIi*Ii )
1.1.4.3 汉德勒(Händler)分类法
1. 根据并行度和流水线提出的一种分类法。 2. t(系统型号)=(k,d,w)
➢ 程序控制部件(PCU)的个数k； ➢ 算术逻辑部件(ALU)或处理部件(PE)的个数d； ➢ 每个算术逻辑部件包含基本逻辑线路(ELC)的套数w，如加法器位
数 3. t(系统型号)＝(k×k’,d×d’,w×w’) ：有流水线
解：由题意可知：Fe=0.4, Se=10，根据Amdahl定律
1
1
Sn
0.60.4
0Байду номын сангаас6
1.5 4
6
10
例1.2：假设FP指令集中浮点平方根操作FPSQR占整个测试程序执 行时间的20%(fe0)，采用2种不同方法进行改进：
一种方法是采用FPSQR硬件，使FPSQR操作的速度加快到10 倍(Se0)。另一种实现方法是使所有浮点数据指令的速度加快，使 FP指令的速度加快到1.6倍(Se1)，FP指令占整个执行时间的50% （Fe1)。请比较这两种设计方案。采用哪种实现技术来求浮点数 平方根FPSQR的操作对系统的性能影响较大。
计算机体系结构——流水线技术（Pipelining）
单功能流水线：流水线只完成一种固定功能 多功能流水线：流水线可以完成多种功能，如 TI公司的ASC机，8段流水线，能够实现：定点加减 法、定点乘法、浮点加法等功能 3.按同一时间内各段之间的连接方式分 静态多功能流水线 ：同一时间内，多功能结构只能按一种功能的连接方式工作。 动态多功能流水线：在同一时间内，可以有多种功能的连接方式同时工作 4.按处理的数据类型 标量流水线 向量流水线 5.按控制方式 同步流水线 异步流水线：当Si功能段要向Si+1段传送数据时，首 先发出就绪信号，Si+1功能段收到信号后，向Si回送 一个回答信号。 6.按任务从输出端的流出顺序 顺序流水方式：指令流出顺序 = 指令流入顺序 乱序流水方式：指令流出顺序 ！= 指令流入顺序 7. 线性流水线——不带反馈回路的流水线
三、流水线的分类（了解）
四、流水线相关及冲突（重点） 1.流水线相关 2.流水线冲突 3.流水线冲突带来问题 4.数据冲突及其解决方案 5.结构冲突及其解决方案 6.控制冲突及其解决方案
五、流水线性能分析(含例题讲解) 1.流水线的基本参数——吞吐率 2.流水线的基本参数——加速比 3.流水线的基本参数——效率 4.结果分析 5.有关流水线性能的若干问题
整体评估、反馈、再改进
3. 指令周期
单周期处理机模型：一个周期完成一个指令（每个周期是等长的），指令长度可能不一样，会造成很大的浪费 多周期处理机模型：将一个指令的完成划分成若干个周期来实现 流水线模型
二、流水线技术 1. 什么是流水线？ 计算机中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。由于这种工作方式与工厂中的生产 流水线十分相似， 因此称为流水线技术 从本质上讲，流水线技术是一种时间并行技术。
3-2 流水线技术
IF
ID
IF
EX
MEM
WB
IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
3、控制冲突
由分支指令引起的延迟称为分支延迟。 分支指令在目标代码中出现的频度很高，性能 损失很大。
据统计，每3～4条指令就有一条是分支指令。 假设：分支指令出现的频度是30％， 流水线理想 CPI＝1， 那么：流水线的实际 CPI ＝ 1.9。系统性能损失将 近50%！
分支指令 分支目标指令 分支目标指令+1 分支目标指令+2 分支目标指令+3 IF ID IF EX MEM WB IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
简单处理分支指令：分支失败的情况
分支指令
分支后继指令 分支后继指令+1 分支后继指令+2 分支后继指令+3
将计算结果写入R1
6
7
8
9
MEM WB EX MEM ID IF EX ID IF
WB MEM WB EX MEM WB ID EX MEM
读R1
WB
（1）数据相关冲突的3种类型
根据指令读访问和写访问的顺序，可以将数据 冲突分为3种类型： 考虑两条指令i和j ，且i在j之前进入流水线， 可能发生的数据冲突有：
写后读冲突（RAW）：在 i 写入之前，j 先去读。
j 读出的内容是错误的。这是最常见的一种数据
冲突，它对应于真数据相关。
数据相关冲突的3种类型
写后写冲突（WAW）：在 i 写入之前，j 先写。最
计算机体系结构之流水线技术(ppt 125页)
张伟 计算机学院
大纲
1 概念定义 2 流水线分类 3 MIPS五级流水线 4 性能分析 5 流水线相关 6 高级流水线技术
1 概念定义
洗衣店的例子
A, B, C, D 均有一些衣物要 清洗，甩干，折叠
清洗要花30 分钟 甩干要用40 分钟 叠衣物也需要20 分钟
流水线输出端任务流出的顺序与输入端任务流 入的顺序相同。
异步流动流水线（乱序流水线）：
流水线输出端任务流出的顺序与输入端任务流 入的顺序不同。
3 MIPS五级流水线
DLX(Dancing Links)
DLX 是一种简单的指令集（教学、简单芯片） 在不流水的情况下，如何实现DLX。
实现DLX指令的一种简单数据通路
4. 存储器访问周期MEM（Memory Access） 5. 写回周期WB（Write Back）
MIPS的简单实现
Instruction Fetch
Instr. Decode Reg. Fetch
Next PC
Next SEQ PC
4
RS1
RS2
Execute Addr. Calc
Zero?
RD
增加了向后传递IR和从MEM/WB.IR回送到通用寄存 器组的连接。
将对PC的修改移到了IF段，以便PC能及时地加 4，为取下一条指令做好准备。
2. 每一个流水段进行的操 作
IR[rs]＝IR6..10 IR[rt]＝IR11..15 IR[rd]＝IR16..20
流水线的每个流水段的操作
将有效地址计算周期和执行周期合并为一个时钟周期，这
是因为MIPS指令集采用load／store结构，没有任何指令
需要同时进行数据有效地址的计算、转移目标地址的计算
《计算机系统结构》教学大纲
《计算机系统结构》教学大纲课程名称：计算机系统结构课程学时：72学时课程类型：专业必修课课程学分：3学分课程考核方式：考试一、课程目标本课程旨在使学生了解计算机系统的基本结构和原理，掌握计算机系统的层次结构、指令系统和中央处理器、主存储器和输入输出系统等方面的知识，培养学生分析和设计计算机系统的能力。
二、课程内容1.计算机系统概论1.1计算机系统的发展历程1.2计算机系统的基本组成部分1.3计算机系统的层次结构2.指令系统2.1指令的分类与特点2.2指令的寻址方式2.3指令的执行过程2.4简单指令系统的设计与实现3.中央处理器3.1数据通路和控制器3.2指令的执行过程3.3中央处理器的设计与实现3.4流水线技术4.主存储器4.1存储器的基本概念4.2存储器的层次结构4.3存储器的组织与管理4.4高速缓存存储器的设计与实现4.5虚拟存储器5.输入输出系统5.1输入输出系统的功能与分类5.2输入输出设备的接口技术5.3中断处理和DMA技术5.4输入输出系统的设计与实现三、教学方法本课程采用理论课和实验相结合的教学方法。
理论课主要讲授计算机系统的基本原理和概念，通过示例和案例分析加深学生的理解。
实验课将对部分计算机系统组成部分进行仿真和实践操作，提高学生的实际操作能力。
四、教材与参考书主教材：《计算机组成与设计》（第5版）- David A. Patterson, John L. Hennessy，机械工业出版社参考书：1. 《计算机系统结构教程》- M. Morris Mano, 赵洁，高等教育出版社2.《计算机体系结构》-王肇国，机械工业出版社五、考核方式与评分标准本课程采取考试的方式进行综合评估。
考试主要包括选择题、填空题、简答题和综合性问题。
评分标准包括学生对计算机系统原理的掌握程度、对计算机系统设计的理解程度以及实验操作能力的表现等。
六、实验内容1.设计一个简单的指令系统，包括指令集、寻址方式和控制流程。
计算机体系结构课后习题原版答案-张晨曦著（2）
第1章计算机系统结构的基本概念1.1解释下列术语计算机系统结构：传统机器程序员所看到的计算机属性，即概念性结构与功能特性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。
系统加速比：对系统中某部分进行改进时，改进后系统性能提高的倍数。
Amdahl定律：当对一个系统中的某个部件进行改进后，所能获得的整个系统性能的提高，受限于该部件的执行时间占总执行时间的百分比。
并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。
只要在时间上相互重叠，就存在并行性。
它包括同时性与并发性两种含义。
1.2试用实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系。
答：如在设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构。
确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。
选择存储芯片类型、微组装技术、线路设计等属于计算机实现。
计算机组成是计算机系统结构的逻辑实现。
计算机实现是计算机组成的物理实现。
一种体系结构可以有多种组成。
一种组成可以有多种实现。
1.4计算机系统设计中经常使用的4个定量原理是什么？并说出它们的含义。
答：（1）以经常性事件为重点。
在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。
（2）Amdahl定律。
加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。
（3）CPU性能公式。
执行一个程序所需的CPU时间=IC×CPI×时钟周期时间。
（4）程序的局部性原理。
程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。
1.6某台主频为400MHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：指令类型指令执行数量平均时钟周期数整数450001数据传送750002浮点80004分支15002求该计算机的有效CPI、MIPS和程序执行时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
任 务 顺 序
B C D A
时间
30 30 30 30 30 30 30
Computer Architecture, Autumn 2010
传统的流水线执行表示
时间轴 IFetch Dcd Exec Mem Exec WB Mem Exec WB Mem Exec WB Mem Exec WB Mem Exec WB Mem WB
°还要花费 30 分钟的时间
将衣物放在衣柜里
Computer Architecture, Autumn 2010
顺序操作
6 下午 30 30 7 30 30 8 30 30 9 30 30 10 30 30 11 30 30 12 30 30 1 2 上午
30 30
任 务 顺 序
时间
A B C D
Z e ro A LU 0 M u x 1 W r ite dat a ALU re s u lt A d d re ss D a ta m e m o ry R e ad d a ta 1 M u x 0
16 Si g n e x te n d
32
° 我们要将数据通路分割成不同的阶段，需要增加些什么?
R eg
ALU
D a ta acce s s
R eg
lw $ 3 , 3 0 0 ( $ 0 )
In s tru c tio n
2 ns
fe tc h
Reg
ALU
D a ta a cc es s
R eg
2 ns
2 ns
2 ns
2 ns
2 ns
理想的加速比是流水线的段数. 我们能够获得这个加速比吗? 理想的加速比是流水线的段数. 我们能够获得这个加速比吗?
Computer Architecture, Autumn 2010
流水线基础
(Pipelining Basic) 王春露（Prof. Chunlu Wang）
wangcl@
北京邮电大学 计算机系科学与技术系 /cs_web/
流水线技术 相关性分析技术 超标量处理机 超流水线处理机 超标量超流水线处理机
为什么使用流水线? 为什么使用流水线
设想我们要执行 100 条指令 ° 单周期的机器 °
• 45 /cycle x 1 CPI x 100 ns inst = 4500 ns
多周期的机器 °
• 10 ns/cycle x 4.2 CPI (due to inst mix) x 100 inst = 4200 ns
流水线工作原理 流水线的分类 线性流水线的性能分析 非线性流水线的调度技术
Computer Architecture, Autumn 2010
流水线工作原理
1、流水线锁存器 、
流水步、 流水线的每一个阶段称为流水步 流水步骤、流水段、 流水线的每一个阶段称为流水步、流水步骤、流水段、 流水 线阶段、流水功能段、功能段、流水级、流水节拍等。 线阶段、流水功能段、功能段、流水级、流水节拍等。 在每一个流水段的末尾或开头必须设置一个(多个)寄存器， 在每一个流水段的末尾或开头必须设置一个(多个)寄存器， 称为 流水寄存器、流水锁存器、流水闸门寄存器等。 流水寄存器、流水锁存器、流水闸门寄存器等。 流水锁存器会增加每条指令的执行时间， 流水锁存器会增加每条指令的执行时间，但采用流水线之 后整个程序的执行时间会缩短。 后整个程序的执行时间会缩短。 为了简化，在一般流水线中不画出流水锁存器。 为了简化，在一般流水线中不画出流水锁存器。
3、流水线时空图
IFetch Dcd
IFetch Dcd
IFetch Dcd
IFetch Dcd 程序流
IFetch Dcd
Computer Architecture, Autumn 2010
为什么采用流水线呢? 因为有资源空闲! 为什么采用流水线呢 因为有资源空闲
时间 (时钟周期)
指 令 顺 序
ALU
Inst Inst Inst Inst Inst
PC
A dd re s s
In s tr u c t io n m e m o ry
W r ite r e g is t e r
R ea d d a ta
1 M u x
Computer Architecture, Autumn 2010
流水线技术
流水线是一种实现技术 空间并行性：设置多个独立的操作部件 空间并行性： 多操作部件处理机、 如：多操作部件处理机、超标量处理机 时间并行性： 时间并行性：采用流水线技术 不增加或只增加少量硬件就能使运算速度提高几倍， 不增加或只增加少量硬件就能使运算速度提高几倍， 流水线处理机、 如：流水线处理机、超流水线处理机
In s tr u c tio n In stru c tion m e m o ry
R e ad d a ta 1 R ea d re gis te r 2 R eg iste rs R e ad W rite d a ta 2 re gis te r W rite d a ta
R ea d re gis te r 1
30 30 30 30 30 30 30
时间
° 流水线作业洗4个人的衣物只需要 个小时! 流水线作业洗 个人的衣物只需要 3.5 个小时
Computer Architecture, Autumn 2010
流水线
6 下午 7 8 9
流水线无法帮助解决单个任务 ° 的延迟, 有利于减少整个工作 延迟 全部时间 多个任务同时操作需要不同 多个任务同时操作需要不同 ° 的资源 可能的加速比 = ° 流水线的段数 流水线的速率受速度最慢 流水线的速率受速度最慢 ° 的流水段的限制 流水线各段长度不均会降低 ° 加速比 充满流水线所需的时间和 充满流水线所需的时间和 ° 排空流水线所需的时间影响 排空流水线所需的时间影响 加速比 会由于依赖而造成阻塞 °
取操作数 4
执行 5
保存结果 6
输出
流水线的时空图表示方法 流水线的时空图表示方法 时空图 表示流水线的时间关系 流水线的预约表 预约表表示方法 流水线的预约表表示方法 将在非线性流水线中介绍 一般处理机的指令流水线为 4 至 12 个级 Computer Architecture, Autumn 2010 指令流水线等于和大于8 指令流水线等于和大于8级的称为超流水线处理
Store Ifetch Reg Exec Mem
R-type Ifetch
流水线的实现: 流水线的实现 Load Ifetch Store Reg Ifetch R-type Exec Reg Ifetch Mem Exec Reg Wr Mem Exec Wr Mem Wr
Computer Architecture, Autumn 2010
指令分析器 分析 k+1
△t1
输入
流水 锁存器
指令执行部件 执行 k △t2
流水 锁存器
输出
Computer Architecture, Autumn 2010
2、流水线的表示方法 、 流水线的连接图 连接图表示方法 流水线的连接图表示方法 表示流水线的逻辑关系
输入
取指令 1
译码 2
形成操作 数地址 3
Computer Architecture, Autumn 2010
流水线数据通路
0 M u x 1
IF /I D
ID / E X
E X/M E M
M E M /W B
Add
A dd 4 Add re s u lt
S hift le f t 2
I n s t r u c t io n
R ead r e g is t e r 1 Re ad d ata 1 R ead r e g is t e r 2 R e g i s te r s Re ad d ata 2 A LU 0 M u W r ite d a ta x 1 0 W r i te da ta 16 S ig n e x te n d 32 D a ta m e m o ry Z e ro ALU r e s u lt A d d re s s
0 1 2 3 4
Im
Reg
Dm
Reg
ALU ALU
Im
Reg
Dm
Reg
ALU
Im
Reg
Dm
Reg
ALU
Im
Reg
Dm
Reg
ALU
Im
Reg
Dm
Reg
Computer Architecture, Autumn 2010
单时钟周期, 多时钟周期,同流水线比较 同流水线比较. 单时钟周期 多时钟周期 同流水线比较
流水线技术
Computer Architecture, Autumn 2010
流水线是很自然的! 流水线是很自然的
洗衣店的例子 ° A, ° B, C, D 均有一些衣务要清洗，甩干， 均有一些衣务要清洗，甩干，折叠 清洗要花 30 分钟 ° A B C D
甩干要用 30 分钟 °
叠衣物也需要 30 分钟 °
In s tru c tio n
8 ns
fe tc h
R eg
ALU
D a ta ac c e ss
R eg
lw $ 3 , 3 0 0 ( $ 0 )
In s tru c t io n
8 ns
fe tc h
...
8 ns
P r o g r am e x e c u tio n o rd er 2 T im e 4 6 8 10 12 14
E X : E x e c u te / a d d r e s s c a lc u l a ti o n