超大规模集成电路
超大规模集成电路.pptx
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
超大规模集成电路 集成度高的电路
超大规模集成电路集成度高的电路超大规模集成电路（VLSI）是将大量的电路元件集成到一个小的单元中的技术，具有高层次的集成度。
超大规模集成电路的发展是由技术进步驱动的，它能够利用最少的硅晶片来实现更复杂的功能。
这种技术可以很好地满足当今复杂电子系统的需求，它使用了新的技术，可以更轻松，更快地将大量的电路元件集成到一个小的单元中，从而让电子系统更加先进。
超大规模集成电路的发展可以追溯到20世纪60年代，当时应用电子计算机和通信设备的发展促进了这一技术的发展。
在20世纪70年代，随着芯片封装技术的发展，计算机和其他电子设备的技术继续发展，芯片封装技术的进步导致了芯片的集成度显著提高，从而推动了VLSI的发展和应用。
从20世纪八十年代至今，VLSI已经发展了几十年，已成为最先进的集成电路技术之一。
由于VLSI可以极大地提高电子设备的性能，它已经成为当今计算机，移动电话，数码相机等电子设备的主要部件。
此外，超大规模集成电路的出现也带来了计算机系统的革命，把大量的晶体管集成在一块芯片上，可以把计算机系统空间缩小到微小的尺寸。
芯片中集成了大量的数字电路元件，可以实现多个功能，可以完成精妙的数学运算，可以支持大量的计算任务，也可以支持更多的储存。
超大规模集成电路可以很好地满足现代计算机系统的需求，它使用了新的技术，把大量的电路元件集成到一个小的单元中，大大提高了计算的速率，提高了计算机系统的灵活性和可靠性。
此外，VLSI也可以提高计算机系统的性能，可以实现更小，更快的操作。
超大规模集成电路的发展及其应用已经改变了计算机系统的架构，从而推动了当今计算机技术的发展。
它不仅可以改善计算机系统的性能，还可以使计算机系统更容易使用，改变着计算机系统的未来。
当今，VLSI正在被广泛应用于电子设备，它将继续改变计算机系统，以满足日益增长的需求。
cmos工艺 特大规模集成电路
特大规模集成电路（VLSI）是指集成了数十万甚至上百万个晶体管的集成电路。
而CMOS工艺（Complementary Metal-Oxide-Semiconductor）是一种集成电路制造的工艺，能够在同一片硅片上同时集成N沟道MOS晶体管（NMOS）和P沟道MOS晶体管（PMOS）。
CMOS工艺具有低功耗、高噪声免疫、稳定性好等特点，因此被广泛应用于VLSI制造中。
一、CMOS工艺的发展历程1. 1963年，F本人rchild公司首次提出CMOS工艺的概念。
2. 1970年，Intel公司首次商用CMOS工艺推出了4404型静态RAM。
3. 1980年代，CMOS工艺逐渐成为集成电路制造的主流工艺。
4. 目前，CMOS工艺已经发展到了22纳米甚至更小的尺寸，实现了超大规模集成电路的制造。
二、CMOS工艺的特点1. 低功耗：CMOS工艺的核心特点之一是低功耗，因为在静止状态下只有漏电流，动态功耗也很小。
2. 高集成度：CMOS工艺可以在同一片硅片上制作出N沟道MOS 和P沟道MOS晶体管，实现了高集成度。
3. 高可靠性：CMOS工艺的结构简单，布局紧凑，使得集成电路具有高可靠性。
4. 抗干扰能力强：由于CMOS工艺的工作电压通常较低，抗干扰能力较强。
5. 稳定性好：CMOS工艺制造的集成电路具有稳定的工作性能，适用于各种应用场景。
三、CMOS工艺在VLSI制造中的应用1. 存储器：CMOS工艺制造的静态RAM、动态RAM等存储器具有高密度、低功耗等优点。
2. 微处理器：CMOS工艺制造的微处理器集成度高、功耗低，性能稳定。
3. 图像传感器：CMOS图像传感器由于功耗低、集成度高、成本低，正在逐渐取代CCD图像传感器。
4. 通信芯片：CMOS工艺制造的通信芯片集成度高、功耗低，适用于各种通信设备。
四、CMOS工艺面临的挑战1. 工艺尺寸：随着VLSI的发展，CMOS工艺的制造尺寸越来越小，制造难度增加。
超大规模集成电路技术基础课件
Part
03
超大规模集成电路制造工艺
制造流程
制造流程概述
超大规模集成电路的制造流程包 括晶圆制备、外延层生长、光刻 、刻蚀、离子注入、化学机械抛
光、检测与封装等步骤。
晶圆制备
晶圆制备是超大规模集成电路制造 的第一步，涉及到单晶硅锭的切割 和研磨，以获得所需厚度的晶圆。
外延层生长
外延层生长是指在单晶衬底上通过 化学气相沉积等方法生长出与衬底 晶体结构相同或相似的单晶层。
解决方案3
加强环保监管和提高环保意识：通过加强环保监管和提 高环保意识，推动超大规模集成电路制造行业的可持续 发展。
Part
04
超大规模集成电路封装与测试
封装技术
芯片封装
将集成电路芯片封装在管 壳内，以保护芯片免受环 境影响和机械损伤。
封装材料
常用的封装材料包括陶瓷 、金属和塑料等，每种材 料都有其独特的优点和适 用范围。
制造设备
超大规模集成电路制造中需要使用到各种复杂的设备和工具，如光刻机、刻蚀机 、离子注入机、化学机械抛光机等。
制造中的挑战与解决方案
挑战1
高精度制造技术的挑战：随着集成电路规模的不断缩小 ，制造精度和工艺控制的要求也越来越高，需要不断改 进制造工艺和研发新的制造技术。
挑战2
制造成本的不断增加：随着技术不断进步，超大规模集 成电路的制造成本也在不断增加，需要寻求更经济、高 效的制造方法和工艺。
封装形式
根据集成电路的类型和应 用需求，有多种封装形式 可供选择，如DIP、SOP 、QFP等。
测试方法与设备
测试方法
包括功能测试、性能测试、可靠 性测试等，以确保集成电路的性
能和质量。
测试设备
大规模集成电路与超大规模集成电路
大规模集成电路与超大规模集成电路
随着电子科技的不断发展，集成电路得到了极大的发展与进步，其中包括了大规模集成电路（Large Scale Integration, LSI）和超大规模集成电路（Very Large Scale Integration, VLSI）。
首先来介绍一下大规模集成电路。
大规模集成电路是指将上千个晶体管、电容、电阻等离散元器件集成到一块硅片上，从而产生一个功能完整的电路系统。
使用大规模集成电路，能够大幅度降低电路成本、体积和功耗，提升系统性能和可靠性，因此在计算机、电信、工业自动化等领域得到了广泛应用。
而VLSI则更加高级和复杂，它所集成的晶体管数量比大规模集成电路还要多，一般超过了10万个，甚至可以达到数千万或更多的晶体管数量。
因此，VLSI要求制造工艺更加精密和先进，也需要更高的设计和布局能力。
VLSI广泛应用于高速通讯、人工智能、计算机芯片、超级计算机等领域。
总体来说，LSI和VLSI同样具有极高的集成度和可靠性，并提供了更强大的系统性能和更高的效率。
他们的不同之处在于，VLSI要求更高的技术要求和更复杂的设计，因此适用于更多的高端技术领域。
值得注意的是，虽然LSI和VLSI在大多数领域中具有广泛应用，但是还存在着一些技术瓶颈，如制造成本和技术难度等需要不断攻克。
因此，随着电子科技的不断发展和迭代，新的集成电路技术和应用也将不断涌现。
总之，集成电路的发展已经成为电子科技领域的重要标志之一。
LSI和VLSI代表了集成电路技术的顶峰，二者的发展都在推动科技进步和人类文明的发展。
数字超大规模集成电路设计
数字超大规模集成电路设计数字超大规模集成电路设计数字超大规模集成电路（VLSI）是一种特殊类型的集成电路，由数百万个晶体管构成，可用于各种应用，例如计算机处理器、数字信号处理器、存储器和网络芯片。
设计数字超大规模集成电路需要专业的知识和技术，严格的设计过程和流程可以确保电路的性能和可靠性达到最佳水平。
数字超大规模集成电路设计的主要步骤包括电路规划、逻辑设计、物理设计和验证等四个阶段。
下面将对这四个过程分别详细介绍。
1. 电路规划电路规划是设计数字超大规模集成电路的第一步，它需要确定电路的总体结构和功能。
在这个阶段，设计师需要与客户或团队成员讨论需求和预期的目标，以确定应满足的功能和性能要求。
电路规划需要在不同的层次上考虑电路的结构，例如芯片层、宏单元层、模块层和单元层，以确保整个电路都经过了全面的思考和验证。
2. 逻辑设计在电路规划阶段完成后，设计师需要开始进行逻辑设计，这是将电路的功能和结构转化为数字逻辑块的过程。
设计师可以使用各种电子设计自动化（EDA）工具来实现逻辑设计，通常使用硬件描述语言（HDL）来表示电路的行为和结构。
逻辑设计包括几个不同的步骤，例如：逻辑合成：将高层次的行为描述转化为门级或寄存器传输级别的等效电路。
时序分析：确保电路满足时序约束和时钟周期。
优化布局和布线：通过逻辑综合和布局布线工具优化电路，以实现更好的性能和功耗。
3. 物理设计物理设计阶段是将逻辑电路实现为实际电路的过程，包括立即设计、布局规划、布线、物理验证等。
立即设计：确定电路各个模块的精确位置，以及电路的层次和结构。
布局规划：根据立即设计结果生成电路的初始布局方案，包括放置模块、布线规划以及时钟树设计等。
布线：将布局好的模块进行线路连接，生成物理电路，并进行布线优化、电容和电感提取，确定线路的延迟等等。
物理验证：设计师对所生成的物理电路进行验证，包括逻辑验证、时序验证、数据库校验等，以确保电路的功能与预期相符，而且其性能达到标准。
超大规模集成电路
中规模集成电路（Medium Scale Integration：MSI）
发展现状
截至2012年晚期，数十亿级别的晶体管处理器已经得到商用。随着半导体制造工艺从32纳米水平跃升到下一 步22纳米，这种集成电路会更加普遍，尽管会遇到诸如工艺角偏差之类的挑战。值得注意的例子是英伟达的 GeForce 700系列的首款显示核心，代号‘GK110’的图形处理器，采用了全部71亿个晶体管来处理数字逻辑。 而Itanium的大多数晶体管是用来构成其3千两百万字节的三级缓存。Intel Core i7处理器的芯片集成度达到了 14亿个晶体管。所采用的设计与早期不同的是它广泛应用电子设计自动化工具，设计人员可以把大部分精力放在 电路逻辑功能的硬件描述语言表达形式，而功能验证、逻辑仿真、逻辑综合、布局、布线、版图等可以由计算机 辅助完成。
2工艺偏差：由于光刻技术受限于光学规律，更高精确度的掺杂以及刻蚀会变得更加困难，造成误差的可能性 会变大。设计者必须在芯片制造前进行技术仿真。
3更严格的设计规律：由于光刻和刻蚀工艺的问题，集成电路布局的设计规则必须更加严格。在设计布局时， 设计者必须时刻考虑这些规则。定制设计的总开销已经达到了一个临界点，许多设计机构都倾向于始于电子设计 自动化来实现自动设计。
晶体管在当时看来具有小型、高效的特点。1950年代，的电路充满了期待。然而，随着电路复杂程度的提升，技术问题对器件性能的影响逐渐引起了人们的 注意。
像计算机主板这样复杂的电路，往往对于响应速度有较高的要求。如果计算机的元件过于庞大，或者不同元 件之间的导线太长，电信号就不能够在电路中以足够快的速度传播，这样会造成计算机工作缓慢，效率低下，甚 至引起逻辑错误。
超大规模集成电路芯片组
超大规模集成电路芯片组超大规模集成电路芯片组是现代电子技术的重要组成部分，它的应用涉及到各个领域。
本文将从芯片组的定义、发展历程、应用领域以及未来前景等方面进行探讨。
一、芯片组的定义超大规模集成电路芯片组，简称芯片组，是指将大量的晶体管、电阻器、电容器等电子元件及其互连线集成在一块硅片上，并通过一系列工艺步骤完成制造的电子器件。
芯片组的核心是集成电路，它可以实现对电子信号的处理、存储和控制等功能。
二、芯片组的发展历程芯片组的发展经历了几个重要阶段。
20世纪60年代，人们开始将多个晶体管集成在一块硅片上，实现了最早的集成电路。
70年代末，超大规模集成电路的概念提出，芯片上的晶体管数量超过了上千个。
80年代末，高密度集成电路的出现使得芯片上的晶体管数量进一步增加。
90年代以后，随着制造工艺的不断进步，芯片上的晶体管数量达到了百万甚至上亿级别。
三、芯片组的应用领域超大规模集成电路芯片组的应用领域非常广泛。
在通信领域，芯片组被广泛应用于移动通信、卫星通信、光纤通信等系统中，为通信设备的高速运行提供支持。
在计算机领域，芯片组是计算机主板的核心部件，能够实现对计算机硬件的控制和数据处理。
在消费电子领域，芯片组被应用于智能手机、平板电脑、电视等产品中，为用户提供更强大的功能和更好的用户体验。
此外，芯片组还被广泛应用于汽车电子、医疗器械、工业自动化等领域。
四、芯片组的未来前景随着科技的不断进步，超大规模集成电路芯片组的未来前景非常广阔。
首先，芯片组的集成度将进一步提高，晶体管的数量将达到更高的级别，从而实现更强大的计算和处理能力。
其次，芯片组的功耗将进一步降低，电子设备的续航时间将得到提升。
此外，芯片组的尺寸将进一步缩小，使得电子设备更加轻薄便携。
同时，随着人工智能、物联网等新兴技术的发展，芯片组将在更多领域发挥重要作用。
超大规模集成电路芯片组是现代电子技术的重要组成部分，它的广泛应用和不断创新推动了电子技术的发展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1
集成电路制造工艺分类 1. 双极型工艺（bipolar） 2. CMOS工艺 3. BiCMOS工艺
2
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
3
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
N+
N–-epi
P+
18
§2 CMOS集成电路工艺
19
• CMOS集成电路是目前应用最为广泛的一 种集成电路，约占集成电路总数的95% 以上。
• CMOS工艺技术是当代VLSI工艺的主流工 艺技术，它是在PMOS与NMOS工艺基础上 发展起来的。其特点是将NMOS器件与 PMOS器件同时制作在同一硅衬底上。
28
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
29
双阱CMOS工艺
24
2.N阱CMOS工艺 N阱CMOS芯片剖面示意图
25
N阱CMOS正好和P阱CMOS工艺相 反，它是在P型衬底上形成N阱。因为N 沟道器件是在P型衬底上制成的，这种 方法与标准的N沟道MOS(NMOS)的工 艺是兼容的。在这种情况下，N阱中和 了P型衬底， P沟道MOS管会受到过渡 掺杂的影响。
22
n 沟 MOS （NMOS）
VTn
Qss Cox
qN Ad m ax Cox
2kT q
ln
NA ni
-ms
Qss Cox
1 Cox
[2εε0 s
NA(2ΨF
]1/2
)
2kT q
ln
NA ni
-ms
p 沟 MOS （PMOS）
VTP
Qss Cox
qN dD max Cox
2kT q
ln
ND ni
- ms
Qss Cox
-
1 Cox
[2ε0εsND (2ΨF)]1/2
2k q
T
ln
ND ni
- φms
23
• 由于氧化层中正电荷的作用以及负的金属(铝)栅 与衬底的功函数差，使得在没有沟道离子注入技 术的条件下，制备低阈值电压(绝对值)的PMOS 器件和增强型NMOS器件相当困难。于是，采用 轻掺杂的n型衬底制备PMOS器件，采用较高掺杂 浓度扩散的p阱做NMOS器件（使阈值电压从负 变正，因为高的表面态会使NMOS的阈值电压为 负），在当时成为最佳的工艺组合。
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
N+
N–-epi
P+
13
14
外延层的作用
• 为了获得高的击穿电压、小的结电容
15
隔离的实现
1.P+隔离扩散要扩穿外延层，与p型衬底连通。因 此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之 间形成两个背靠背的反偏二极管。
P P+ N+ N- P+
P N+ N- P+P-Sub来自10NPN晶体管剖面图
SiO2
B
N+ E
AL C
P P+
P+ N-epi Epitaxial layer 外延层
N+-BL Buried Layer
P-SUB
11
埋层 外延层作用
• 在晶体管的电学参数中，特征频率ft,饱和压降 Uces，最大集电极电流ICM，击穿电压UBRCEO， 结电容都与集电区的掺杂浓度有关。而且他们对 集电区浓度的要求相互矛盾。
• CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺
20
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
21
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
P+ N+ N- P+
N+ N- P+
P-Sub
7
6.第四次光刻——N+发射区扩散孔光刻 氧化 光刻磷扩散区 磷扩散
P P+ N+ N- P+
P N+ N- P+
P-Sub
8
7.第五次光刻——引线接触孔光刻
氧化 光刻引线孔 清洁表面
P P+ N+ N- P+
P N+ N- P+
P-Sub
9
8.第六次光刻——金属化内连线光刻 蒸镀金属 反刻金属
4
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
衬底准备（P型）氧化 光刻n+埋层区 n+埋层区注入 清洁表面
P-Sub
5
3.外延层淀积
4.第二次光刻——P+隔离扩散孔光刻
生长n-外延 隔离氧化 光刻p+隔离区 p+隔离注入 p+隔离推进
N+ NP-Sub
N+ N-
6
5.第三次光刻——P型基区扩散孔光刻 光刻硼扩散区 硼扩散
26
N阱CMOS工艺
早期的CMOS工艺的N阱工艺和P阱工 艺两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利于 发挥NMOS器件高速的特点，因此成为常 用工艺 。
27
3.双阱CMOS工艺
• 随着工艺的不断进步，集成电路的
线条尺寸不断缩小，传统的单阱工
艺有时已不满足要求，双阱工艺应 运而生。
光P+刻胶
SiO2
EN+SiOBP2
C
N+
N–-epi
钝化层
SiO2
P+
P-Sub
N+埋层
EB C
N+ P
N+
P+
N–-epi
16
光刻掩膜版汇总 埋层区隔离墙硼扩区 磷扩区 引线孔 金属连线
17
金属与半导体接触？
外延层电极的引形成出低欧势姆垒高接，掺触高杂的复方合法，？
欧姆接触电极：金属与掺杂浓度较低的外延层相 接触易形成整流接触（金半接触势垒二极管）。因 此，外延层电极引出处应增加浓度。
• 为了获得高的击穿电压、小的结电容，要求集电 区电阻率高
• 为了获得小的饱和压降Uces（直接决定逻辑电路 的输出低电平，越小越好）和集电区串联电阻,提 高特征频率fT和ICM要求电阻率低
12
埋层的作用
1.减小串联电阻（集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长），
饱和压降Uces,提高特征频率fT和ICM 2.减小寄生pnp晶体管的影响