【2019年整理】第二章基于8086的微型计算机组成(第二节存储器)
合集下载
微机原理第二章课件-8086_8088微处理器的内部结构分解
(3) 6字节的指令队列：总线接口部件从内 存中取来的指令放在一个缓冲区中，这个 缓冲区叫指令队列。执行部件在执行指令 过程中从指令队列取来指令执行。 (4) 输入/输出控制电路：该控制电路将 8086CPU的片内总线与系统总线相连，是 8086CPU与外部交换数据的必经之路。
2、执行部件EU(Execution Unit)
第二节 CPU的外部结构
8086/8088CPU芯片都是40条引脚的双列 直插式封装。部分引脚采用了分时复用方 式，即同一条引脚在不同的时刻具有不同 的用途。如图2.3所示。 8086/8088CPU可有两种工作模式，即最 大模式和最小模式。不同模式下个别引脚 的功能是不同的。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
(4) 标志寄存器FR
FR主要用来标志运算结果的状态，以及控制CPU的 操作。各标志位定义如图2. 2所示（共有9个标志）：
下图是80x86微处理器的标志寄存器，从 图中可知，他们是向下兼容的。
标志位共有9个，6个是状态标志，用来表示运算结果的 特征，包括CF、PF、AF、ZF、SF和OF；3个是控制标志， 用来控制CPU的操作，包括IF、DF和TF。 ① 状态标志： CF：进位标志，表示本次运算中最高位（第7位或第15 位）有进位或有借位。 PF：奇偶标志。 PF=1表示本次运算中低8位有偶数个 “1”； PF=0表示有奇数个“1”。 AF：辅助进位标志。 AF=1表示本次运算第3位向第4位有 进位或有借位。在十进制运算中作为是否进行十进制调整 的依据。 ZF：零标志。ZF=1表示本次运算结果为零，否则ZF=0 SF：符号标志。 SF=0为正数； SF=1为负数。 OF：溢出标志。 OF=1表示本次运算结果产生溢出，否则 OF=0。所谓溢出就是指运算结果超出了相应类型数据所能
第2章-8086微处理器及其体系结构
执行部件EU功能： 从BIU的指令队列中取 出码规指令向储写执1（用状数部A执6指器定令所B器操行寄态据件位LI行U令译的所需或作U部存标暂的的发）部代码全得的I。，/件器志存控算O出件8部数码后结E，寄寄制接术个命中一U功据，执果存存电口逻1经令包个能，行或6器器路进辑位都指，含1。指执，和。对行单6的由令执一一令行位执存读元通译行E个个所 指的行U/
2.2.2 8086微处理器内部结构组成
总线接口部件BIU 内部设有四个16位段地 址寄存器：代码段寄存 器CS、数据段寄存器 DS、堆栈段寄存器SS 和附加段寄存器ES，一 总根负或个I缓器P线 据 责 I/O，和1冲接执完6一设器总位口行成个备，线指部部C62之控P令字0件件间U位制指节BE与的地电UI针指U存数的址路功寄令储据请加。能存队器传求法：器列， 送。
物理地址：就是存储器的实际地址，它是指CPU和存储器进行数据 交换时所使用的地址（20位）。
逻辑地址：是在程序中使用的地址，它由段地址和偏移地址两部分 组成（16位）。逻辑地址的表示形式为“段地址∶偏移地址”。
段基地址：把段的起始单元的物理地址除以16的结果为段地址，段 的起始单元的物理地址为16的整数倍，即：XXXX0H
DF—方向标志位，若该位置1，则串操作指令的地址修 改为自动减量方向，反之，为自动增量方向。
3.段寄存器
8086CPU共有4个16位的段寄存器，用来存放每一 个逻辑段的段起始地址。
（1）代码段寄存器CS （3）堆栈段寄存器SS
（2）数据段寄存器DS （4）附加段寄存器ES
这些段寄存器的内容与有效的地址偏移量一起，可确 定内存的物理地址。
只晶体管；
使用单一的+5V电源，40条引脚双列直插式封装； 时钟频率为5MHz~10MHz，基本指令执行时间为.3ms~0.6ms 16根数据线和20根地址线，可寻址的地址空间达1MB 8086可以和浮点运算器、I/O处理器或其他处理器组成多处
第二章 微型计算机的体系结构全套PPT
① 当指令队列中有2个空字节时，BIU自动把 指令取到指令队列中。当指令队列已满， 而EU无总线访问请求时， BIU进入空闲状 态。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。
微机原理课件第二章 8086系统结构
但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。
(完整版)第二课Intel8086微处理器简介
微型计算机主要是由微处理器(CPU)、主存储器、外部设备及互联部件组成，总线（数据总线、地址总线、控制总线）在部件之间提供通信。
Intel 8086微处理器按功能可分为两大部分：执行部件和总线接口部件执行部件主要由寄存器组、算逻部件、标志寄存器组成含有8个16位的标志寄存器，这些标志寄存器属于CPU的专用存储器，按其用途可分为两组：数据寄存器组和指示器变址寄存器组数据寄存器组（AX、BX、CX、DX）数据寄存器主要用来保存操作数和运算结果等信息。
AX：累加器，其作用为乘除运算，字的输入输出，中间结果的缓存BX：基址寄存器，其作用为存储器的指针使用CX：计数寄存器，其作用为串操作和循环控制DX：数据寄存器，其作用为字的乘除运算，间接的输入输出，也可以用作存放I/O的端口地址高8位H组：AH、BH、CH、DH低8位L组：AL、BL、CL、DL指示器变址寄存器（SI、DI、SP、BP）它们一般存放操作数的偏移地址，用作指示器或者变址寄存器。
SP：堆栈指示器，其作用为存取堆栈的指针DI：存储器指针，其作用为串指令目的操作数指针（目的变址寄存器）BP：堆栈操作数的基址寄存器SI：源变址寄存器。
当SI、DI和BP不用做指示器和变址寄存器时，也可以将他们当作数据寄存器使用，用来保存操作数和运算结果，但是这时只能呢个用来做16位寄存器而不能是8位的。
由于SP是专用的堆栈指示器，所以他不能做数据寄存器使用。
总线接口部件由于执行部件所提供的存储器地址是16位的，而8086访问1M空间却需要20位的地址，为了形成这20位地址，在总线接口部件中设立了4个段寄存器（CS、DS、ES和SS）CS：代码段寄存器，指示当前代码段，即它规定了现行程序所在的存储区首址DS：数据段寄存器ES：附加数据段寄存器SS：堆栈段寄存器，每个段可达64K字节。
在总线接口部件中，还有一个很重要的寄存器——指令指示器（IP），他总是保存着下一次将要从主存中取出的指令的偏移地址，其值为该指令到所在段段首址的字节距离。
第二章 基于8086的微型计算机组成(第二节存储器)
补充：典型存储器芯片和译码器芯片
（一）62256
（二）3-8译码器74LS138
2、62256逻辑图
62256是32K*8的CMOS静态RAM
1、62256引脚图 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3
第二节 内部存储器
2.2.1 存储器概述 2.2.2 随机存储器（RAM） 2.2.3 只读存储器（ROM） 2.2.4 存储器连接与扩展 2.2.5 8086与存储器连接 2.2.6 微机内存储器的组织
2.2.1 存储器概述
作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。 存储器分类 1. 按内存储器与外存储器来分类
主要产品有: Intel 2186、2187（8K×8位)。 封装形式有：SIMM（Single In-line Memory Modle) 单边沿连接插脚
DIMM（Dual In-line Memory modle) 双边沿连接插脚
2.2.4 只读存储器（ROM）
1. 掩膜ROM和PROM 一、掩膜ROM（Read Only Memory）
S
（4）用紫外线照射可驱 散浮动栅（浮栅上的电荷 形成光电流泄漏），原有 信息全部擦除（擦除后内 容全为“1” ），便可再 次改写。
2.2.2 半导体存储器的性能指标 1. 容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量=存储单元数×每单元的数据位数 例：6264 8KB = 8K × 8bit 6116 2KB = 2K × 8bit
汇编第02章8086计算机组织
THANKS FCPU指令系统包括算术指 令、逻辑指令、控制指令和输
入输出指令等。
算术指令用于执行加、减、乘 、除等算术运算，逻辑指令用 于执行与、或、非等逻辑运算
。
控制指令用于控制程序流程， 如跳转、子程序调用和返回等 。
输入输出指令用于控制外部设 备，如输入输出数据和状态等 。
03 8086内存储器的组织
型而异。
输入输出数据的传输方式
程序控制方式
通过程序指令控制数据的输入输出操作，适用于慢速设备。
中断方式
当外部设备需要输入输出时，通过中断请求打断CPU，CPU响应后进 行输入输出操作。
DMA（Direct Memory Ac…
通过专门的DMA控制器实现数据的快速传输，不需要CPU的干预。
并行数据传输方式
01
8086CPU有多个寄存器，包括通 用寄存器、控制寄存器和段寄存 器等。
02
通用寄存器用于存储操作数和中 间结果，包括AX、BX、CX、DX
等。
控制寄存器用于控制CPU的操作 模式和状态，包括标志寄存器和 地址指针寄存器等。
03
段寄存器用于存储内存段地址， 包括CS、DS、SS等。
04
8086CPU的指令系统
序和数据。
内存储器的地址空间
地址空间
是指内存储器中所有存储单元的集合。
地址码
是指每个存储单元的编号，用于唯一标识一个存储单元。
地址空间的大小
由地址码的长度决定，地址码越长，则地址空间越大。
内存储器的访问方式
直接访问
根据地址码直接访问指定的存储单元，获取存储单元 中的数据。
间接访问
通过访问地址码间接访问指定的存储单元，获取存储 单元中的数据。
第二章8086计算机组织PPT课件
D8～15 D
数据线高8位 数据线低8位
二、存储器的寻址
• 8086中的存储器是按字节编址的
(00000H小—于FF等FF于FH6)，4K可B寻址空间1MB。
• 1MB=220，每个字节对应地址是20位二进
制数，这20位地址称为物理地址。
• 20位地址小要于有等20位于的64地K址B寄存器，而机器
第二章、8086计算机组织
2.1、计算机的基本结构
计算机的基本组成
硬件系统
运算器、 控制器、 存储器、 输入设备、 输出设备。
软件系统
系统软件、 应用软件。
硬件系统
运算器、控制器、存储器、输入设备和输出设备组成
外存 cache
存储器
软件系统 系统软件、 应用软件。
操作系统 语言处理程序 数据库管理软件
• FFFF0,FFFF1,FFFFF2 FFFFE,FFFFF
• •
•
• CS 1055 • DS 250A • ES 8FFC • SS EFE0
00000 10550 ≤64KB
代码段
250A0 ≤64KB 数据段
8FFB0
≤64KB
EFF00
≤64KB
附加段 堆栈段
（3）存储器中的物理地址和逻辑地址的产生 物理地址即为实际地址，也称绝对地址。 逻辑地址：在分段存储器中，任何一个逻辑
2.2、基于处理器的计算机系统构成
硬件系统
2.3、8086处理器
一、8086处理器的组成 1、8086CPU从功能上可分为两部分
总线接口部件 BIU
执行部件 EU
2、各部分的作用
（1）、总线接口部件BIU
总线接口部件负责CPU 与存储器、I/O端口之间 的信息传送。
微型计算机-第2章 8086微型计算机系统
第2章 8086微型计算机系统
4、总线控制逻辑 微型计算机系统采用总线结构 总线是连接计算机各组成部件的公共数据通路。 在微型计算机系统中，总线分为：
片内总线：连接CPU内部的各个部件； 片级总线：连接CPU、存储器及I/O接口等电
路，构成所谓的主机板； 系统总线：用来连接外部设备。系统总线的
第2章 8086微型计算机系统
本章主要内容
1 半80导86体微处存理储器器的的结分构类及工作模式 2 8086微处理器的引脚特性 3 8086微型计算机系统的总线时序 4 8086微型计算机系统的组成
第2章 8086微型计算机系统
2.1 概述
微型计算机（简称微机）： 将计算机的核心器件中央处理器（运算 器和控制器）集成在一块半导体芯片上 ，配以存储器、I/O接口电路及系统总 线等设备的计算机。
总线控制逻辑的任务就是产生和接受这些操作 所需要的信号。
第2章 8086微型计算机系统
5、外存储器
也称辅存或外存，用来存储大量暂时不参加运算或处 理的数据和程序，是主存的后备和补充。
常见的外存储器主要有： 硬盘：安装在主机箱内，常见容量有：80GB、 120GB、250GB等。 光盘：信息读取要借助于光驱，其容量为650MB。 DVD光盘：存储密度高，存储容量大，容量一般为 4.7GB。 优盘：是利用闪存在断电后还能保持存储的数据不 丢失的特点而制成的，特点是重量轻、体积小。 移动硬盘：可以通过USB接口即插即用，特点是体 积小、重量轻、容量大、存取速度快。
内存储器分为随机存取存储器（RAM）和只读存储器 （ ROM）两大类。 随机存储器：RAM接受程序的控制，可由用户写 入数据或读出数据，但是断电后数据会消失。 RAM可以用来临时存放程序、输入数据和中间结 果等。 只读存储器：ROM中的信息由厂家预先写入，一 般用来存放自检程序、配置信息等。通常只能读 出而不能写入，断电后信息不会丢失。
4、总线控制逻辑 微型计算机系统采用总线结构 总线是连接计算机各组成部件的公共数据通路。 在微型计算机系统中，总线分为：
片内总线：连接CPU内部的各个部件； 片级总线：连接CPU、存储器及I/O接口等电
路，构成所谓的主机板； 系统总线：用来连接外部设备。系统总线的
第2章 8086微型计算机系统
本章主要内容
1 半80导86体微处存理储器器的的结分构类及工作模式 2 8086微处理器的引脚特性 3 8086微型计算机系统的总线时序 4 8086微型计算机系统的组成
第2章 8086微型计算机系统
2.1 概述
微型计算机（简称微机）： 将计算机的核心器件中央处理器（运算 器和控制器）集成在一块半导体芯片上 ，配以存储器、I/O接口电路及系统总 线等设备的计算机。
总线控制逻辑的任务就是产生和接受这些操作 所需要的信号。
第2章 8086微型计算机系统
5、外存储器
也称辅存或外存，用来存储大量暂时不参加运算或处 理的数据和程序，是主存的后备和补充。
常见的外存储器主要有： 硬盘：安装在主机箱内，常见容量有：80GB、 120GB、250GB等。 光盘：信息读取要借助于光驱，其容量为650MB。 DVD光盘：存储密度高，存储容量大，容量一般为 4.7GB。 优盘：是利用闪存在断电后还能保持存储的数据不 丢失的特点而制成的，特点是重量轻、体积小。 移动硬盘：可以通过USB接口即插即用，特点是体 积小、重量轻、容量大、存取速度快。
内存储器分为随机存取存储器（RAM）和只读存储器 （ ROM）两大类。 随机存储器：RAM接受程序的控制，可由用户写 入数据或读出数据，但是断电后数据会消失。 RAM可以用来临时存放程序、输入数据和中间结 果等。 只读存储器：ROM中的信息由厂家预先写入，一 般用来存放自检程序、配置信息等。通常只能读 出而不能写入，断电后信息不会丢失。
第2章8086微处理器硬件结构.ppt
❖ 执行单元EU 8个通用寄存器 ❖ 1个指令指针寄存器 ❖ 1个标志寄存器 ❖ 4个段寄存器
第2章 80X86计算机组织
1. 8086的通用寄存器
➢ 8086的16位通用寄存器是：
AX BX CX DX
SI
DI BP SP
➢ 其中前4个数据寄存器都还可以分成高 8位和低8位两个独立的寄存器
➢ 8086的8位通用寄存器是：
En d表ia达n时”。， 用 它 的 低 地 址 表 示 多 字 节 数 据 占 据
的地址空间。
图1.7中2号“字”单元的内容为： [0002H] = 1234H
2号“双字”单元的内容为： [0002H] = 78561234H
第2章 80X86计算机组织
数据的地址对齐
视具体情况来确定
➢ 同一个存储器地址可以是字节单元地址、字单元地址、 双字单元地址等等 ➢ 字单元安排在偶地址（xxx0B）、双字单元安排在模4 地址（xx00B）等，被称为“地址对齐（Align）” ➢ 对于不对齐地址的数据，处理器访问时，需要额外的 访问存储器时间 ➢ 应该将数据的地址对齐，以取得较高的存取速度
AH BH CH DH
AL BL CL DL
➢ 对其中某8位的操作，并不影响另外对 应8位的数据
第2章 80X86计算机组织
数据寄存器
➢ 数据寄存器用来存放计算的结果和操作数， 也可以存放地址
➢ 每个寄存器又有它们各自的专用目的
AX－－累加器，使用频度最高，用于算术、逻 辑运算以及与外设传送信息等；
3AH + 7CH＝B6H，没有进位：CF = 0 AAH + 7CH＝（1）26H，有进位：CF = 1
第2章 80X86计算机组织
第2章 80X86计算机组织
1. 8086的通用寄存器
➢ 8086的16位通用寄存器是：
AX BX CX DX
SI
DI BP SP
➢ 其中前4个数据寄存器都还可以分成高 8位和低8位两个独立的寄存器
➢ 8086的8位通用寄存器是：
En d表ia达n时”。， 用 它 的 低 地 址 表 示 多 字 节 数 据 占 据
的地址空间。
图1.7中2号“字”单元的内容为： [0002H] = 1234H
2号“双字”单元的内容为： [0002H] = 78561234H
第2章 80X86计算机组织
数据的地址对齐
视具体情况来确定
➢ 同一个存储器地址可以是字节单元地址、字单元地址、 双字单元地址等等 ➢ 字单元安排在偶地址（xxx0B）、双字单元安排在模4 地址（xx00B）等，被称为“地址对齐（Align）” ➢ 对于不对齐地址的数据，处理器访问时，需要额外的 访问存储器时间 ➢ 应该将数据的地址对齐，以取得较高的存取速度
AH BH CH DH
AL BL CL DL
➢ 对其中某8位的操作，并不影响另外对 应8位的数据
第2章 80X86计算机组织
数据寄存器
➢ 数据寄存器用来存放计算的结果和操作数， 也可以存放地址
➢ 每个寄存器又有它们各自的专用目的
AX－－累加器，使用频度最高，用于算术、逻 辑运算以及与外设传送信息等；
3AH + 7CH＝B6H，没有进位：CF = 0 AAH + 7CH＝（1）26H，有进位：CF = 1
第2章 80X86计算机组织
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n
控制逻辑电路：
接收片选信号CS及来自CPU的读/写控制信号，形成芯片内
部控制信号，控制数据的读出和写入。
数据缓冲器：
寄存来自CPU的写入数据或从存储体内读出的数据。
存储体：
存储体是存储芯片的主体，由基本存储元按照一定的排列 规律构成。
1. 存储体
一个基本存储电路能 # 存储1位2 数。
六 管 基 本 存 储 电 路
Q
Q
列线Y
写控制（高有效） 数据线
读控制（高有效）
2. 外围电路 （1）地址译码器 ——对外部地址信号译码， 用以选择要访问的单元。
若要构成1K×1b个存储单元， 需10根地址线，1根数据线。 ① 单地址译码（右图1）：
译码器为10:1024，
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
4. 半导体存储器的分类
从应用角度可分为两大类：
随机存取存储器 （RAM） 半导体存储器 （Memory） 只读存储器 （ROM） 静态RAM（SRAM） 常用于Cache 动态RAM（DRAM）常用于内存条 掩膜ROM 可编程ROM（PROM） 紫外线可擦除的PROM（EPROM） 电可擦除的PROM（EEPROM） 快擦写存储器（Flash Memory）
内存（RAM+ROM）：（半导体存储器，本章内容)
存 储 器
外存
磁盘
软盘：普通1.44M 硬盘：从10MB~几百GB
光盘 CD、DVD
(650MB、4.7GB）
磁光盘MO：高密度、大容量、快速、 “无限次”擦写、 寿命长、可靠性高、抗干扰强、性价比高 （1.3GB~几个GB） e盘（基于USB接口的电子盘等）
2.2.2 半导体存储器的性能指标 1. 容量：指一个存储器芯片能存储的二进制信息。 存储器芯片容量=存储单元数×每单元的数据位数 例：6264 8KB = 8K × 8bit 6116 2KB = 2K × 8bit
1字节=8 bit；1KB=2 字节=1024字节；1MB=2 KB=1024KB； 10 10 1GB=2 MB=1024MB；1TB=2 GB=1024GB。
Y0 Y1 地 址 译 码 器
0 1
Y1023 1023 CE OE WE
读写控制电路 D(I/O)
译码输出线 2 ＝1024 根。 引线太多，制造困难。 ② 双地址译码（右图2） ： 有X、Y两个译码器，每个有10/2个 10/2 10/2 输入，2 个输出，共输出2 10/2 10 ×2 =2 （1024）个状态，而输出 10/2 线只有2× 2 根。
0 1 写有效 读有效
选中芯片 未选中
常用RAM有： 6116 6264 62256
APA P+1 … AK
A0 A1 A P-1
X 译 码
Y译码 存储体 存储器控 制逻辑
I/O 缓 冲 R/W CE
例：一片62256 为32K*8的RAM 地址线15根， 数据线8根， RAM的控制信 D0 号为3根 D1 （WE,OE,CE）。
1. 静态RAM（SRAM） 一、RAM原理 构成 存储体（R-S触发器构成的存储矩阵） 外围电路 译码电路、缓冲器 I/O控制电路
0 地 址 译 码 器 1 2 -1
n
0 存储 矩阵 1 m 数辑 R/W
存储芯片内部构成示意图
地址译码器：
接收来自CPU的n位地址，经译码后产生2 个地址选择信号， 实现对片内存储单元的选址。
第二节 内部存储器
2.2.1 存储器概述 2.2.2 随机存储器（RAM） 2.2.3 只读存储器（ROM） 2.2.4 存储器连接与扩展 2.2.5 8086与存储器连接 2.2.6 微机内存储器的组织
2.2.1 存储器概述
作用：存放待加工的原始数据和中间计算结果以及系统或 用户程序等。 存储器分类 1. 按内存储器与外存储器来分类
10
A0 A1 A2 A3 A4
行 X0 译 码 器 X31
0-0
0-31
31-0 D(I/O) 读写 控制 电路 CE OE WE
31-31
Y0 列译码器 A5 A6 A7 A8
Y31
两个5:32译码器组成行列形式选中单元， 大大减少引线。
A9
（2）I/O控制电路
i.接收片选信号（CE或CS） ii.接收R/W信号 0 1
10 10
2. 最大存取时间： ——访问一次存储器（对指定单元写入或读出）所需要的时间，
这个时间的上限值即最大存取时间，一般为十几ns到几百ns。 从CPU给出有效的存储器地址到存储器输出有效数据所需要的时间
3. 其他指标：功耗，工作电源，可靠性，集成度，价格等。
2.2.3 随机存取存储器(RAM)
行线X
（1）T1和T2组成一个双稳 态触发器，用于保存数据。 T3和T4为负载管。 （2）如O1点为数据Q，则 O2点为数据/Q。 （3）行选择线有效（高电 平）时， O1 、 O2处的数据 信息通过门控管T5和T6送至 T7和T8 。 （4）列选择线有效（高电 平）时， T7和T8处的数据信 息通过门控管T7和T8送至芯 片C的引脚，读控制线有效 则输出至数据线。
2. 按存储载体材料分类
半导体材料 — 半导体存储器：TTL型、MOS型、ECL型、I L型等； 磁性材料 — 磁带存储器、软磁盘存储器和硬磁盘存储器等； 光介质材料 — CD-ROM、DVD等。
2
3. 按存储器的功能来分类
按存储器与CPU的关系分类 控制存储器CM 、主存储器MM 、高速缓冲存储器Cache 、 外存储器EM ； 按存储器的读写功能分类 读写存储器RWM 、只读存储器ROM； 按数据存储单元的寻址方式分类 随机存取存储器RAM 、顺序存取存储器SAM 、直接存取存储器 DAM ； 按半导体器件原理分类 晶体管逻辑存储器TTL 、发射极耦合存储器ECL 、单极性器件存 储器MOS；
RAM具有易失性，可读，可写，常用于存放数据、中间结果等。 ROM在程序执行时只能读不能写。常用于存放程序或不易变的数据。 掩膜ROM不可改写。 可编程PROM、EPROM、E2PROM及FLASH在 一定条件下可改写。
按存储原理分类 随机存取存储器RAM 、只读存储器ROM； 按数据传送方式分类 并行存储器PM、串行存储器SM；