一位十进制加法器设计报告
设计一个一位十进制加减法++数字电路课程设计报告
课程设计报告课程：微机系统与接口课程设计学号：姓名：班级：教师：******大学计算机科学与技术学院设计名称：设计一个一位十进制加减法器日期：2010年1月 23日设计内容：1、0-9十个字符和“+”“-”分别对应一个按键，用于数据输入。
2、用一个开关控制加减法器的开关状态。
3、要求在数码显示管上显示结果。
设计目的与要求：1、学习数字逻辑等电路设计方法，熟知加减法器、编码器、译码显示的工作原理及特点；2、培养勤奋认真、分析故障和解决问题的能力。
设计环境或器材、原理与说明：环境：利用多功能虚拟软件Multism8进行电路的制作、调试，并生成文件。
器材：74LS283或者4008， 4个异或门（一片74LS86）（减法）；74LS08，3输入或门（加法）设计原理:图1二进制加减运算原理框图分析：如图1所示，第一步置入两个四位二进制数（要求置入的数小于1010），如（1001）2和（0111）2，同时在两个七段译码显示器上显示出对应的十进制数9和7；第二步通过开关选择运算方式加或者减；第三步，若选择加运算方式，所置数送入加法运算电路进行运算，同理若选择减运算方式，则所置数送入减法运算电路运算；第四步，前面所得结果通过另外两个七段译码器显示。
设计过程（步骤）或程序代码：实验电路：1:减法电路的实现：（1）：原理：如图1所示（如下），该电路功能为计算A-B。
若n位二进制原码为N原，则与它相对应的补码为N补=2n-N原，补码与反码的关系式为N补=N反+1，A-B=A+B补-2n=A+B反+1-2n(2)：因为B○+1= B非，B○+0=B，所以通过异或门74LS86对输入的数B求其反码，并将进位输入端接逻辑1以实现加1，由此求得B的补码。
加法器相加的结果为：A+B反+1，(3)：由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。
当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。
教案一位十进制加法计算器的逻辑电路设计与制作
教案一位十进制加法计算器的逻辑电路设计与制作一、教学目标：1.了解并掌握十进制加法的基本概念和运算规则；2.通过设计和制作一位十进制加法计算器的逻辑电路，培养学生的创新思维和手工制作能力；3.提高学生的团队协作和问题解决能力。
二、教学内容：1.十进制加法的基本概念和运算规则；2.一位十进制加法计算器的逻辑电路设计和制作。
三、教学步骤与方法：1.引入：利用一个实际的例子向学生介绍十进制加法的概念和运算规则，如：2+3=52.讲解和演示：2.1详细讲解一位十进制加法计算器的逻辑电路设计原理；2.2利用白板或投影仪演示逻辑电路的实际运行过程，以加法器为例，将两个十进制数进行加法运算，然后将结果显示在数码管上。
3.分组合作：将学生分成小组，每个小组由3-5人组成，进行合作设计和制作一位十进制加法计算器的逻辑电路。
4.设计与制作：4.1小组成员分工明确，进行逻辑电路的设计；4.2利用逻辑门、触发器、加法器、数码管等电子元件进行逻辑电路的制作；4.3考虑逻辑电路的稳定性、可靠性和抗干扰能力，进行逻辑电路的优化和改进。
5.调试与测试：5.1每个小组利用数字信号发生器或开发板测试逻辑电路的功能和正确性；5.2发现问题和不足之处，及时进行调试和改进，直至逻辑电路能够正确实现加法运算并显示结果。
6.展示与评价：6.1每个小组将自己设计与制作的一位十进制加法计算器逻辑电路进行展示；6.2其他小组对展示结果进行评价，包括逻辑电路的稳定性、可靠性和实用性等方面。
7.总结与反思：学生总结并反思自己的设计和制作过程，找出问题和不足之处，提出改进的意见和建议。
四、教学资源：1.白板或投影仪；2.逻辑门、触发器、加法器、数码管等电子元件；3.数字信号发生器或开发板。
五、教学评价：1.学生可以通过展示和评价来相互学习和提高；2.评价标准包括逻辑电路的功能、稳定性、可靠性和实用性等方面。
六、教学拓展：1.可以进行更高位数的十进制加法计算器的逻辑电路设计和制作；2.可以引入其他逻辑电路和数学运算相关的内容，如减法、乘法等。
十进制加减法电路设计
燕山大学课程设计说明书题目：十进制加法器学院（系）：电气工程学院年级专业：学号：学生姓名：指导教师：教师职称：燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。
年月日目录第一章设计说明 (3)1.1设计思路 (3)1.2模块介绍 (3)第二章电路原理图 (8)第三章波形图 (10)第四章管脚锁定 (11)第五章电路扩展 (12)1.1设计思路 (12)1.2模块介绍 (12)1.3扩展电路原理图 (15)1.4管脚锁定 (17)第六章总结 (18)参考文献 (19)燕山大学课程设计评审意见表 (20)第一章设计说明1.1设计思路：先分别用两个7485数值比较器，将加数及被加数分别与9比较，输出的结果再与输入值分别相与，便可设置加数和被加数，当加数和被加数超过9时均按0处理，此时用两个数码管显示加数与被加数。
用得到的加数和被加数通过一个全加器74283相加，74283得出的结果小于9时可以直接输出，大于9时则需要进行加6修正，按照该要求设计一个逻辑电路，将结果与第一个74283的结果通过第二个74283的求和，得出最终，然后将最终结果通过两个数码管分别显示十位和个位，这样便可得到所要求的十进制加法器。
1.2模块介绍：1．数值比较器：功能介绍：A1-A4，B1-B4为加数，被加数的二进制表示。
B0-B3（1001）为十进制数9。
7485为四位数值比较器。
7485比较器功能表及数值比较真值表为1，7485输出端通过一个或门输出为1，再同输入值相与，最右端所接的数码管则可显示该值；若输入值大于9，则ALBO和AEBO都为0.，通过或门输出为0，再同输入值相与，最右端所接的数码管显示为0。
2. 加数+被加数显示部分：功能介绍：比较器输出的数值分别赋予“1L1”“1L2”“1L3”“1L4”，“2L1”“2L2”“2L3”“2L4”，通过译码后输出到“DS4C”、“DS3C”数码管而显示。
设计一个一位十进制加减法++数字电路课程设计报告
设计一个一位十进制加减法++数字电路课程设计报告一位十进制加减法++数字电路课程设计报告摘要：本文介绍了一位十进制加减法++数字电路课程设计的具体实现步骤。
通过串行和并行方式，使用ALU模块实现对数字的加减法运算，并模拟真实的计算机系统。
最后，将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试。
关键词：十进制加减法； ALU； FPGA； XilinxISE1 绪论随着信息技术的发展，数字电路处理能力也越来越强大。
在数字电路设计中，加减法运算是最基本的运算，因此如何实现十进制加减法++数字电路设计成为研究的重点。
本文将介绍一位十进制加减法++数字电路设计的具体实现步骤，并将实现的电路连接到FPGA上，并在XilinxISE环境中进行调试和测试，以便快速实现和调试。
2 原理说明十进制加减法++数字电路设计是一种实现数字加减法运算的电路，它可以通过串行或并行的方式来实现，主要包括以下几部分：(1) 数据输入：数字输入的格式一般为二进制、八进制、十进制或十六进制，可以使用输入设备（如键盘、指针装置等）输入；(2) ALU模块：ALU模块（算术逻辑单元）是实现加减法运算的最主要组成部分，它包括算术逻辑和控制逻辑；(3) 数据输出：数据输出的格式一般为二进制、八进制、十进制或十六进制，可以使用输出设备（如显示器、打印机等）进行输出；(4) 控制逻辑：控制逻辑主要由指令和控制状态机构成，控制状态机负责控制ALU模块的加减法运算，而指令则控制整个系统的运行状态。
3 电路设计（1）ALU模块设计：由于加减法运算是ALU模块的主要功能，因此该模块必须具备加减法运算的能力，同时应具备移位、带符号处理、移位定位、逻辑运算等功能。
（2）控制逻辑设计：为了控制ALU的加减法运算，必须设计一套控制逻辑，该控制逻辑主要由指令和控制状态机构成，指令用于控制系统的运行状态，而控制状态机则控制ALU模块的加减法运算，实现真实的计算机系统。
一位十进制数加减法器
一位十进制数加减法器引言在计算机领域中，数字加减法是最基础且常见的算术运算。
为了实现有效的数字加减法运算，我们需要使用加减法器。
本文将介绍一位十进制数加减法器的设计和功能。
一位十进制数加减法器的原理一位十进制数加减法器是用来对两个十进制数进行加法或减法运算的电路。
它包含三个输入端和两个输出端：•输入端：两个十进制数(A和B)和一个控制输入(Cin)。
•输出端：一个和输出(Sum)和一个进位输出(Cout)。
一位十进制数加减法器根据控制输入的不同来执行不同的操作，具体原理如下：1. 加法操作•输入：A、B和Cin。
•输出：Sum和Cout。
加法操作的实现可以采用如下步骤：1.将A、B和Cin输入到加法器电路中。
2.对A和B进行加法运算，得到结果与进位。
3.Sum输出运算结果，Cout输出进位。
2. 减法操作•输入：A、B和Cin。
•输出：Sum和Cout。
减法操作的实现可以采用如下步骤：1.将A、B和Cin输入到减法器电路中。
2.对A和B进行减法运算，得到结果与借位。
3.Sum输出运算结果，Cout输出借位。
一位十进制数加减法器的设计一位十进制数加减法器的设计需要考虑以下几个方面：1.加法器和减法器电路的设计。
2.输入和输出信号的处理和传输。
3.控制输入的处理和判断。
1. 加法器和减法器电路的设计加法器和减法器电路的设计可以采用逻辑门电路来实现。
对于加法操作，可以通过使用XOR门和AND门来实现加法运算和进位计算。
对于减法操作，可以通过使用补码变换和与非门来实现减法运算和借位计算。
2. 输入和输出信号的处理和传输输入和输出信号的处理和传输可以通过触发器来实现。
触发器是一种存储器件，可以存储和传输信号。
输入信号可以存储在输入触发器中，通过触发器传输到加减法器电路中进行运算。
运算结果可以存储在输出触发器中，通过触发器输出到外部。
3. 控制输入的处理和判断控制输入的处理和判断可以通过逻辑电路来实现。
根据控制输入的不同值，可以判断是执行加法操作还是减法操作，并将相应的输入信号传递给加减法器电路。
十进制加法计数器
十进制加法器设计1课程设计的任务与要求 课程设计的任务1、综合应用数字电路知识设计一个十进制加法器。
了解各种元器件的原理及其应用。
2、了解十进制加法器的工作原理。
3、掌握multisim 软件的操作并对设计进行仿真。
4、锻炼自己的动手能力和实际解决问题的能力。
5、通过本设计熟悉中规模集成电路进行时序电路和组合电路设计的方法，掌握十进制加法器的设计方法。
课程设计的要求1、设计一个十进制并运行加法运算的电路。
2、0-9十个字符用于数据输入。
3、要求在数码显示管上显示结果。
2十进制加法器设计方案制定 加法电路设计原理图1加法运算原理框图如图1所示第一步置入两个四位二进制数。
例如（1001）2,（0011）2和（0101）2，（1000），同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。
2第二步将置入的数运用加法电路进行加法运算。
第三步前面所得结果通过另外两个七段译码器显示。
即：加法运算方式，则（1000）2+（0110）2=（1110）2 十进制8+6=14 并在七段译码显示出14。
运算方案通过开关S1——S8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U8和U9分别显示所置入的两个数。
数A直接置入四位超前进位加法器74LS283的A4——A1端，74LS283的B4——B1端接四个2输入异或门。
四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关S5——S8，通过开关S5——S8控制数B的输入,通过加法器74LS283完成两个数A和B的相加。
由于译码显示器只能显示0——9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上3（0011）2，产生的进位信号送入译码器U10来显示结果的十位，U11显示结果的个位。
3十进制加法器电路设计加法电路的实现用两片4位全加器74LS283和门电路设计一位8421BCD码加法器。
教案：一位十进制加法计算器的逻辑电路设计与制作
1、增强专业意识，培养良好的职业道德和职业习惯；
2Байду номын сангаас通过电路制作与调试，激发学生的学习动机。
重点
一位十进制加法计算器的逻辑电路制作
难点
一位十进制加法计算器的逻辑电路的设计。
选学
情境设计
电子技术项目教学室，两名学生为一组。每组提供一套电路散件以及电路装接所用设备。
课后阅读
1、查阅资料，进一步了解74LS148、CC40147、74LS138、74LS42的封装及引脚功能；
项 目 教 学 活 动 三译码器的基本知识
教师活动
师生互动
学生活动
1、介绍译码器的基本知识（课件7-5）；
2、介绍74LS138集成译码器的封装及引脚功能（课件7-5）；
3、介绍74LS42集成译码器的封装及引脚功能（课件7-5）。
1、学生提问与教师答疑；
2、例题解答与讲评。
1、感知74LS138集成译码器的封装，认知引脚功能；
2、感知174LS42集成译码器的封装，认知引脚功能。
活 动 目 标
1、了解译码器的基本知识；
2、掌握74LS138集成译码器的封装及引脚功能；
3、掌握74LS42集成译码器的封装及引脚功能。
教师活动
师生互动
学生活动
1、明确工作任务；
2、提出电路装接工艺要求；
3、提示元器件装接注意事项。
1、关于元器件识别与检测的问答；
2、学生进行电路装接时，教师进行巡查与答疑。
1、进行逻辑电路的设计；
2、识别与检测元器件；
3、进行电路装接。
活 动 目 标
1、通过电路制作，激发学习专业知识的兴趣；
2、会识别与检测元器件；
一位十进制全加器
一位十进制全加器华北电力大学一位十进制全加器课程名称：数字电子技术基础专业班级：电力实1201、电力实1202 指导教师：何玉钧小组成员：朱思丞（1201）潘俊诚（1201）陶冀（1201）曹晟哲（1202）谢力也（1201）吴若冰（1201）一位十进制全加器一、Multisim简介Multisim是一个专门用于电路设计与仿真的工具软件。
它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。
Multisim仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。
二、实验目的1.掌握全加器的工作原理。
2.掌握逻辑电路图的设计思路。
3.熟练运用Multisim 软件进行电路的仿真。
4.培养所学理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。
三、一位十进制全加器设计原理1.输入十个按键8421BCD码编码器原理可以列些十个按键8421BCD码编码器真值表：输入S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1A 0 0 0 0 0 0 0 0 0 1B 0 0 0 0 0 1 1 1 1 0输出 C 0 0 0 1 1 0 0 1 1 0D GS 0 0 1 0 1 0 1 0 1 00 1 1 1 1 1 1 1 1 1对真值表进行分析可以得知：①该编码器为输入低电平有效；②在按下S0~S9中任意一个键时，即输入信号中有一个为低电平时GS=1，表示有信号输入，而只有S0~S9均为高电平时GS=0，表示无信号输入，此时的输出代码0000为无效代码。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一位十进制加法器设计报告成员：
一位十进制加法器
一、实验目的：
1、进一步学习组合逻辑电路的设计方法；
2、学习相关芯片的使用；
3、学一位十进制加法器的原理，并设计一个一位十进制加法电路。
二、设计原理：
利用74HC283芯片，可以实现4为二进制数的相加运算，因此，对两个一位十进制数进行加运算时，应先把十进制数转化成二进制数，即进行编码，然后进行加运算，编码采用了两个8线-3线编码器串联组成的16线-4线编码器。
对求和结果进行输出时，当结果是一位十进制数时，可以直接输出，而求和结果为二位十进制数时，需要将结果分成十位数字和个位数字，分别显示在两个七段数码显示器上，这就需要对输出结果进行处理，设计时用对要输出结果加六，并取后四位作为个位输出，十位输出为1。
下面分介绍电路各个部分的设计方法与功能。
1、译码部分：
电路设计如图一，CD4532为8线-3线译码器，输入和输出端均为高电平有效，即可以把0~7的十进制数转化为相应的二进制数输出。
设计时用两片CD4532组成16线-4线译码器，当要是入一个十进制数时，在相应的输入端加高电平即可。
图一
2、求和部分：
求和部分电路设计如图二，74HC283为四位二进制加法器，输入和输出端均为高电平有效，可以对输入的两个十进制数转化为的二进制数进行求和，其中，C4为进位输出端，当输出结果超过15时，输出高电平。
图二
3、结果处理输出部分：
结果处理输出部分电路设计如图三，CD4585为四位二进制比较电路，输入和输出端均为高电平有效，用两片CD4585组成8位二进制比较电路，将求和结果与9比较。
当结果小于9时，输出端输出为低电平，即输出为零，利用74HC283，将结果直接输出；当大于9时输出为1，对输出结果加6，并取后四位作为个位输出。
当输出结果为10~15时，用作加六运算的74HC283的C4端输出为1；当结果为16~18时，用作求和的电路C4端输出为1；当结果为0~9时，二者输出均为0；以此可以控制十位输出1还是0。
图三
4、显示部分：
显示部分即将输入和求和结果显示在七段数字显示管上，电路设计如图四。
74LS48为七段显示译码器，输入和输出端均为高电平有效。
将74LS48接限流电阻后，接在共阴极七段数码显示器上，便可以将输出结果显示。
图四
三、总结：
通过本次仿真实验，首先学习了相关加法芯片、译码芯片、七段数字译码器等芯片的使用，学习了组合逻辑电路的设计方法、思路、过程，而且进一步学习了数字电子技术所学知识在实际中的应用，对于进一步理解掌握数字电子技术所学知识很有帮助。