高k材料(精品文档)

高k栅介质材料研究

黄玲10092120107 摘要

在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

关键字：高介电常数；MOSFET；

1.引言

过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。但随着集成电路规模的不断增大，需要减小器件的特征尺寸。对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。另外SiO2难以扩散一些电极掺杂物，比如硼。薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

2.1传统晶体管结构的瓶颈及转变方向

进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式

C=ε *ε0* A/Tox，

为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:

（1）漏电流增加，使MOSFET功耗增加。（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。（4）当SiO2栅介质薄膜做到很薄时，难以控制SiO2薄膜的针孔密度。（5）制作如此薄的SiO2栅介质在工艺上很难做到。

于是，在不能再减小Tox的情况下，研究方向转为增大ε，由于SiO2介电常

数较小，只有3.9，可以找到很多介电常数高于3.9的材料，但在性能和工艺方面的限制，科学家们还在寻找最合适的代替SiO2材料。

2.2 高k 栅介质材料要求

高k 栅介质材料要求不仅仅是要求栅介质的介电常数要大，在工艺制作和性能方面有其他更多的要求，其要求大致如表1[1]所列：

SiO2栅介质薄膜表1新型高k 材料必须具备的性质

项目期望值和要求

介电常数> 10，但也不能太高，20左右为宜

栅极电容> 30 fF/ Lm2

栅极漏电流< 1 A/ cm2

界面态密度< 1011/ cm 2

界面热力学性质热稳定性良好；不与衬底发生反应而形成合金或化合

物；无界面互扩散

界面势垒能带结构接近或大于SiO2/ Si 界面势垒高度，能隙较大，Eg 最

好大于5 eV

结晶性质薄膜一般为非晶，晶化温度要高

工艺兼容性与CMOS 工艺兼容

所谓high k，是相对于SiO2来说的，只要比SiO2介电常数3.9高的都成为high k。从表中我们可以看出，对于high k材料的介电常数的要求，理论上，为了使得C越大，介电常数越大越好，但电致伸缩应变近似的和介电常数平方成正比，介电常数不宜太高，取20 左右。

High k栅介质材料与Si 之间的界面，界面质量应较好，即界面态密度和缺陷密度要低，尽量接近于SiO2与Si之间的界面质量，以削弱界面电子俘获和载流子迁移率降低造成的影响。且High k栅介质材料必须在Si 上化学稳定性好，以保证其在MOSFET 的生产工艺过程中和Si 不发生反应，并且相互扩散要小等非晶结构是一种近程有序结构，就是2～3个原子距离内原子排列是有序的，大于这个距离排列是杂乱无规则的。由于非晶结构栅介质材料是各向同性的，不存在晶粒间界引起漏电流增大的现象，且较容易制备，因此高k栅介质材料都采用非晶结构。

2.3 高k材料替代SiO2带来的技术问题

高k材料替代SiO2后会带来很多技术问题，也正是因为这些技术上的问题才使得科学家们在寻找高k材料替代SiO2的征途上遇到了很多挫折。其困难大致有以下几个方面[2]：

（1）高k 介质材料与Si 的界面存在界面态。界面态能引发费米钉扎效应，金属栅的费米能级被钉扎Si 禁带中央附近，使得各种金属栅电极功函数均被钉扎在4.6eV 附近，产生栅电压阈值漂移，无法实现双金属栅MOS 器件所要求的阈值电压值。

（2）高k 栅介质载流子迁移率下降，难以获得好的电流输运特性。

（3）高k 栅介质与Si 衬底的界面热稳定性差。

（4）如何进一步降低等效氧化物厚度、漏电流的问题。

（5）杂质的扩散问题。栅极中的杂质由于浓度梯度会扩散到高k栅介质或者衬底，从而影响平带电压和阈值电压。

（6）金属栅和高k栅介质的可靠性问题。

2.4 高k 材料的选择

最有希望取代SiO2栅介质的高k 材料主要有两大类: 氮化物和金属氧化物。表2[1]中列出了一些高介电常数材料的性能。

表2几种高k 栅介质材料的性质比较

材料介电常数k 带隙Eg / eV 对Si 的导带偏移Ec / eV 晶体结构SiO2 3. 9 8. 9 3. 2 非晶Si3N47 5. 1 2 非晶Al2O39 8. 7 2.8a 非晶

Y2O3 15 5. 6 2.3a 立方La2O330 4. 3 2.3a 六方，立方Ta2O5 26 4.5 1～1.5 正交

T iO280 3.5 1.2四方

( 金红石，锐钛矿结构) HfO225 5.7 1.5a 单斜，四方，立方ZrO225 7.8 1.4a 单斜，四方，立方Si3N 4 的介电常数比SiO2略大，约为7。由于五价N 多余的电荷和界面处键合应力引起的高缺陷密度，使得通道载流子的迁移率和驱动电流大大降低。故Si3N4不适合作为高k 材料。

Al2O3 是一种非常稳定的材料，作为一种替代的高介电材料，Al2O3具有许多优良特性，满足作为高介电材料的大部分要求，如高能隙( 8. 9 eV )，在高温下与Si 之间很好的热稳定性，并且能在传统的CMOS 高温热处理条件下保持非晶。但其介电常数不够大，约为9，不能很好地满足high k材料介电常数为20的期望。

Y2O3的介电常数为15，其能隙为5.6eV，但大量实验表明，Y2O3和Si 的界面反应很难避免，故不适合作为高k 材料。

La2O3是一种很好的高介电材料，各方面都符合high k材料的要求，但薄膜

中固定电荷密度和氧的扩散、CMOS后续工艺过程中界面的热力学稳定性等多方面的问题仍亟待解决。

Ta2O5的介电常数为26，其能隙为4 eV。研究表明，在实际应用中，它的漏电流太大，且在硅上的稳定性也不好。虽然可以通过在臭氧中退火减小漏电流，但同时也增大了界面层厚度和EOT。故Ta2O5不适合作为高k 材料。

TiO2介电常数过大，带隙较窄，且薄膜的漏电流较大，不适合作为高k 材料。

ZrO2和HfO2都有大的带隙，对Si 的导带偏移大于1 eV。该特性是大部分高k 材料不具备的。高的势垒可有效地阻止电子（或空穴）的肖特基穿过，即降低了超薄膜的隧穿电流，且其介电常数为25，接近期望值20，所以，ZrO2和HfO2在能带结构上很好地满足了高k 材料的选择标准。

2.5高k材料的应用

当MOS 器件缩小到100nm 以下时，简单的缩小比例不能解决纳米CMOS 面对种种挑战，人们提出了一些具有发展前景的新器件:SOI、CMOS、MOSFET、双栅MOSFET、环栅MOSFET、凹陷沟道MOSFET、DTMOSFET 和低温CMOS等，这些器件以其高速、低压、低功耗和高性能等优点，成为未来的笔记本电脑、蜂窝电话和个人通信机等便携式电子产品的关键部件，特别适应于制造超大规模集成电路(ULSI)。在这些器件中，作为主要材料之一的氧化层SiO2，正让位与高k 材料。

MOS 器件缩小的同时，电场强度不可避免的增大了，这样会带来不利的效应,如阈值电压的量子效应，雪崩击穿，采用高k材料可以解决这个问题。

介质材料在光学上也有重要的应用，利用电介质晶体或薄膜的光学折射率、声电效应、电光效应和非线性光学效应,可以制造光集成和激光应用的可调谐窄带干涉偏振单色器、频率漂移器、光束偏转器、光调制器和二次谐波发生器等。

3. 高K材料今后的发展与展望

用于下一代MOSFET 的高介电栅介质材料的选择标准是非常苛刻的。人们研究了高k 材料至今，主要碰到两个问题：

（1）与现有器件工艺流程匹配问题；

（2）高k 材料与Si 衬底间界面性质研究。

结合上述材料特性和理论分析，我们认为IVB 元素（Zr、Hf）氧化物尤其硅化物有望成为下一代MOS 栅介质最强有力的竞争者。但是，要想找到一种能够满足工业需要的替代SiO2的高介电常数栅介质材料，科学家们未来的道路还很漫长。

参考文献

[1] 周晓强，凌惠琴，毛大立，李明《高介电常数栅介质材料研究动态》[J]，微电子学，2005.4，第35卷第2期

[2] 杨智超《高k栅介质材料的研究进展》[J]，赤峰学院学报，2008.4，第24卷第2期