时序逻辑电路典型例题分析

第六章时序逻辑电路典型例题分析第一部分：例题剖析触发器分析例1在教材图6.1所示的基本RS 触发器电路中，若R, S 的波形如图P6」（a ）和（b ）, 试分别画出对应的Q 和Q 端的波形。

豆R J SS解：基本RS 触发器，当R 、£同时为0时，输岀端Q 、Q 均为1,当R=0. S=1 时，输岀端Q 为0、Q 为1,当4 灵1时，输岀保持原态不变，当R=l.灵0时，输出 端Q 为1、Q 为0，根据给左的输入波形，输岀端对应波形分别见答图P6」（a ）和（b ）« 需要注意的是，图（a ）中，当R 、£同时由0 （见图中h ）变为1时，输出端的状态分析 时不好确定（见图中t2），图中用虚线表示。

R _1S」LJ U L_S -LTUTJtl t2 t3Q "LTU• • • • Q _lQLJL.J -◎ -------------(a)(b)答图P6.1例2在教材图623 （a ）所示的门控RS 触发器电路中，若输入S . R 和E 的波形如图 P6.2 （a ）和（b ）,试分别画岀对应的输岀Q 和Q 端的波形。

ER _n_ri_n_n_ s J ~LTU1_解：门控RS 触发器，当E=1时，实现基本RS 触发器功能，即：R=0 （ 41）、S=1R J I ---- 1 ~LJ£__________ I_L(a)图 P6.2(b)(S=0),输岀端Q 为1、◎为0； R=1 ( R=0). S=0 ( S=1)输出端Q 为0. ©为1：当E=0 时，输出保持原态不变。

输出端波形见答图P6.2,例3在教材图6.2.5所示的D 锁存器电路中，若输入D 、E 的波形如图P6.3 (a)和(b) 所示，试分别对应地画岀输出Q 和Q 端的波形。

E JWWWLDD _I~解：D 锁存器，当E=1时，实现D 锁存器功能，即：Q n+I =D,当E=0时，输岀保持原 态不变。

输出端波形见答图P6.3OD J~L-n--rL D -Ji_i ~o^LQQ Uu P oHJ-1 i~n(a)答图P6.3(b)例4在图P6.4 (a)所示的四个边沿触发器中，若已知CP 、A 、B 的波形如图(b)所示, 试对应画出其输出Q 端的波形。

设触发器的初始状态均为0。

R _n_n_n_n_ s J I —ru — Q_J ~~u~~u"■'： Q I__n__n__：....；R J~I _____ I ~Uq _n _________________Q答图 P6.2(b )(a)图(b)(a)CPC -----------------------------------------------(b)解：图中各电路为具有异步控制信号的边沿触发器。

图(a)为边沿D触发器，CP上升沿触发，Q严A,异步控制端S D接信号C (R D =0),当C=1时，触发器被异步置位，输出CT-1 ；图(b〉为边沿JK触发器，CP上升沿触发，Q2n+1= A Q2n+ BQ2n ,异步控制端瓦)接信号C ( S D=1),当C=0时，触发器被异步复位，输岀Q n+1=0：图(c)为边沿D触发器，CP下降沿触发，Q严*=A,异步控制端弘接信号C ( Ro=l),当C=0时，触发器被异步置位，输出Q n+,= 1：图(d)为边沿JK触发器，CP下降沿触发，Q严—A Q4n + BQ4n ,异步控制端R D接信号C (S D=0),当C=1时，触发器被异步复位,输出Q n+,=0o 对应输出波形见答图P6.4所示。

CP ―I _I_I _I_I _I_I _I__I _I__I _I__I ~I—A」I ----------------------- 1 I ----------------- LB ___________________C ------------------------------------------ 1 _______Qi ----------------------------------------------- 1 _------- 1~I ---------- 1I -------------答图P6.4例5边沿触发器电路如图P6.5 (a)所示。

试根据图(b)中CP. A的波形，对应画出输岀Q 和Q?的波形。

解：电路是带异步控制信号的触发器电路•当Q口时，Qi n+,=Oc Qi是边沿JK触发器,Q严一Qi n, CPT降沿触发：Q2是边沿D触发器，Q2*=Qr，A信号的上升沿触发。

输出端波形见答图P6.5,A —II_II_ LCP -------1 I -----Qi —I I ------------Q2 ---------- 11—答图P6.5例6试分析图P6.6由边沿触发器组成的电路。

列出状态转换表、画出状态转换图，说明功能。

图P6.6解：列出驱动方程：Ji= K l=l, J2= K2=A㊉QC写出状态方程：Q严一Qi n , Q2n+1 =A©Qi n© Qz n,写出输岀方程：Y= AQ2n Qi n+A Q2n Qi"设初态.求次态，列出真值表：图P6.5(b)1CPACPAQF QF Q 严 Q 严1 Y0 0 0 1 0 01] 1 1 0 0 1 0 1 1 0 1 1 0 0 10 0 1 1 1 11] 1 0 0 0 1 0 0 1 01 11当A=0时，四进制加法计数器：当A=1时，四进制减法汁数器。

计数器分析及脉冲波形的产生与整形例1・同步四位二进制加法讣数器T4161功能表如图，分析以下电路为几进制计数器。

解:Q3Q2Q1Q00000—►OOOl -H»1G-HK>1 i OlOdOlO 卜+0110 t mi t 1 ] 10 Jl 101 J 11(XM —1011<—1010<-4001-4-4000当计数器输出为Q3Q2Q1Q 尸1100 （过渡态）时, 乔6计数器立即淸零。

（异步清零〉Q3Q2Q1Q0—M)01G~H)01 J —► 0100-X)10i —>0110I0111I1100-^ 1011-4—1010-4-4001-4—KMM)结果为N=12进制计数器cQ3 Q2 QI Qo51 52 T4161LDRDCP _CPD3 r>2 Dl DOCP R D L D S I S2 工作状态X 0 x X X清零1 10 X X 预置数 X 111保持（包括C 的状态） x 1 1 x 0保持 t 1 1 1 1计数第三步 ooogfoooi & OT4161功能表国写出清写瑤的 方程及译码状态R D =Q?Q2S L D M CP 工作状态 0 1 0 t 加法计数 0 1 1 t 减法计数 x 0 x x预置数 11 x X保持例2・用74LS161同步四位二进制加法计数器构成的汁数电路如图，试分析说明为几进 制计数。

例3・同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器, 如何工作，画岀状态转换图。

解:CP R D L D S I S2 工作状态 x 0 x x x 清零t 1 0 x x 预置数x 1 1 0 1 保持（包拾C 的状态）x 11 x 0 保持 t 11 1 1计数第一步僅曲74LS161状态图Q3Q2Q1Q0OOOOfXXn fXHQ-XWli OKXKHOKHIO fJmi0111tI1110-4—1101-4—1100-4-^0ll-<—1010^-1001^-1000图写岀k 數轴的 方程及译码状态1___ 当计数器输出为QsQiQiQ 尸10101也工尊心 此 LD -Q 3Q 1时等到一个时钟脉冲到达，计数器 Q J Q Z Q I Q O ^D J IW I D O H ）011O （同步置数）第兰步画出有效状态循环:结果为N=8的计数器74LS16I 功能表 Q3Q2Q1Q0RD0011 fOiooTinoi Tpi /OLDT4191功能表1 •由功能表和电路可知：当M=1时为减法计数，且LD 与CP 无关。

2.LD^Qo, 当计数器输出为Q3Q2Q I Q O =O1O1 （过渡态）时，LD=O,此时计数器的输出立即被置为 Q3Q2Q1Q O =D3D2D1D O =1100。

（异步置数） 3 •有效状态循环图:4•结果为N=7进制计数器。

例4・同步四位二进制可逆讣数器T4191电路及功能表如下，分析电路为几进制计数器, 如何工作，画岀状态转换图解：1 •由功能表和电路可知：当M=0时为加法计数，且LD 与CP 无关。

2 丄 D=Q3Q2Qh当计数器输出为Q3Q2Q1QO=111O （过渡态）时，LD=0，此时计数器的输出立即被置 为 Q3Q2Q1QO=D3D2D1DO =0010o （异步置数）3 •有效状态循环图：0010->0011—>0100—>0101—>0110—>0111—>1000 1110<T101—1100KH1T010 —1001S LD M CP工作状态 o i o T加法计数 0 1 1 t 减法计数x 0 x x 预置数11XX保持1100—>1011—>1010 1001010H 0110^ 01 lb —1000T4191功能表4•结果为N=12进制计数器。

例5：同步四位二进制可逆计数器T4191电路及功能表如下，分析电路为几进制计数器. 如何工作，画岀状态转换图。

2囲和电嘯®Q3Q2Q1Q O =D3D2D1D O =0011 o (异步置数)3 •有效状态循环图:ooii^ioo —^)ior-n )i io —>011 r-^iooov l\ \ 11 lk …1110<—1101^—1100^01k —1010^—10014•结果为N=12进制计数器。

例6：由JK 边沿触发器构成的同步时序逻辑电路如图，试分析电路，写出驱动方程、状态 方程.输出方程，画出状态表、状态方程及状态转换图，说明电路的逻辑功能。

驱动方程 J1=Q3 J2=Q3Q1 J3=Q TK1=Q3Q2 K2=Q3Q1K3=Q2Q1 输出方程C=Q3Q2Q1S L D M CP工作状态 0 1 0 t 加法计数 0 1 1 t 减法计数x 0 x x预置数 11 X X保持JI Q1 J3 Q3 解:T4191功能表KI OfJ2 Q2 K3 Q3K2 Q2时钟方程CP1二CP2二CP3二CP 同步时序电路。