数字逻辑--数字频率计的设计
数字频率计的设计及制作
绪论数字频率计是一种用十进制数字显示频率的数字测量仪器，它的根本功能是测量正弦波信号，方波信号和尖脉冲信号以及其他各种单位时间内变化的物理量，它的用途十分广泛。
本设计主要由多谐振荡器、整形电路、闸门电路、计数器和数字显示几个模块组成，利用Proteus 软件完成设计与仿真之后在实验室进展调试，验收。
2 设计指标要求设计并制作一个简易的数字频率计电路。
技术指标要求是： 1．测量信号: 正弦波、方波信号,信号幅度Vxm=(0.2-5V) ； 2．测量频率X 围: 1Hz-9，999Hz ; 3．频率准确度3102-⨯±≤∆xf f4．显示方式: 4位十进制数显示;5．时基电路由555 振荡器产生1HZ 脉冲信号。
3 数字频率计的设计数字频率计的主要功能是测量周期信号的频率。
频率是单位时间〔 1S 〕内信号发生周期变化的次数。
如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。
数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。
这就是数字频率计的根本原理。
3.1 数字频率计组成框图数字频率计的组成框图如图3-1所示：图3-1 数字频率计的组成框图3.2秒脉冲的设计利用一片555芯片可以通过多谐振荡器电路产生高电平为1S的脉冲，其电路图如图3-2所示：图3-2 多谐振荡器3.3整形电路的设计波形整形可以采用过零触发电路将全波整流波形变为矩形波，也可采用施密特触发器进展整形。
本次设计采用施密特触发器进展整形，原理图如图3-3所示：图3-3 整形电路3.4清零信号的设计本设计采用单稳态触发器产生清零信号，其原理图如图3-4所示：图3-4 清零信号的设计3.5控制门的设计控制门用于控制输入脉冲是否送计数器计数。
它的一个输入端接标准秒信号，一个输入端接被测脉冲。
电子技术课程设计(数字频率计的设计)
一课程设计题目：数字频率计的设计二、功能要求（1）主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
（2）率范围：分四1Hz~999Hz、01kHz~9.99kHz、1kHz~99.9kHz、10~999KHZ(3)周期范围：1ms~1s。
（4）用3个发光二极管表示单位，分别对应3个高档位。
三频率计设计原理框图正弦波数字频率计原理框图1测试电路原理：在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。
改闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关。
被测信号频率测量算法对应的方框图四、各部分电路及仿真1 整形电路部分整形电路的目的是将三角波、正弦波变成方便计数的脉冲信号。
整形电路可以直接用555定时器构成施密特触发。
本次设计采用555定时器，适当连接若干个电阻就可以构成触发器图1-1 整形电路将555定时器的THR和TR1两个输入端连在一起作为信号输入端，则可得到显示电路闸门产生输入电路闸门计数电路施密特触发器，为了提高其稳定性通常要在要在CON端口接入一个0.01uf左右的滤波电容。
但使用555定时器的时候输入的电压应该要大于5V，本次设计直接用信号源来做输入信号，并且信号源的振幅为10V，没有用放大电路将信号放大。
2 时基电路时基电路时用来控制闸门信号选通的时间，由于本次设计的频率计测试范围是0到999KHz，故时基信号要有1ms 10ms 100ms 1s，基于上述，还需要一个分频器分出不同的频率。
设计过程如下：可用一个多谐振电路产生频率为1KHz的脉冲信号（即T=1ms），然后使用分频器产生10ms 100ms 1s。
实验六：数字频率计的设计
南昌大学实验报告学生姓名：学号：专业班级：实验类型:□验证□综合▉设计□创新实验日期：12.14__ 实验成绩：实验五数字频率计的设计一、实验目的1.了解直接测频的方法和原理。
2.掌握如何在FPGA 内部设计多种功能模块。
3.掌握VHDL 在测量模块设计方面的技巧。
二、实验原理所谓频率就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T（也称闸门时间）内测得这个周期性信号的重复变化次数为N，则其频率可表示为f＝N/T由上面的表示式可以看到，若时间间隔T 取 1s，则f＝N。
由于闸门的起始和结束的时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差。
进一步分析测量准确度：设待测信号脉冲周期为 Tx，频率为 Fx，当测量时间为T=1s 时，测量准确度为δ=Tx/T=1/Fx。
由此可知这种直接测频法的测量准确度与被测信号的频率有关，当待测信号频率较高时，测量准确度也较高，反之测量准确度较低。
因此，这种直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变的要求。
若要得到在整个测量频段内的测量精度保持不变的要求，应该考虑待精度频率测量等其它方法。
等精度频率测频的实现方法，可以用图17-1 所示的框图来实现。
图17-1 等精度测频实现框图本实验采用直接测频法进行频率测量。
闸门时间固定为1s，闸门信号是一个0.5Hz 的方波，在闸门有效（高电平）期间，对输入的脉冲进行计数，在闸门信号的下降沿时刻，所存当前的计数值，并且清零所有的频率计数器。
显示的内容是闸门下降沿时锁存的值。
因为闸门时间我们设定为 1s，所以这种频率计仅能测出频率大于或者等于 1Hz 的情况，且频率越高，精度也越高。
实际应用中，频率计的闸门时间是个可变量，当频率小于 1Hz时，闸门时间就要适当放大。
采用一个标准的时钟，在单位时间内如：0.1秒对被测信号的脉冲进行计数，即为信号的频率。
在设计频率计的时候，八个七段码管最多可以显示99,999,999Hz，因此在设计时候用八个4位二进制码（BCD 码）来表示，另外还必须有同样的八个4位二进制码来对输入的频率进行计数，在闸门下降沿的时候，将后者的值锁存到寄存器中。
数电课程设计报告-数字频率计
数电课程设计报告：频率计目录一、设计指标二、系统概述1.设计思想2.可行性论证3.工作过程三、单元电路设计与分析1.器件选择2.设计及工作原理分析四、电路的组构与调试1.遇到的问题2.现象记录及原因分析3.解决与结果4.功能的测试方法、步骤、设备、记录的数据五、总结1.体会2.电路总图六、参考文献一、设计指标设计指标：要求设计一个测量TTL方波信号频率的数字系统。
测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。
频率的测量范围有四档量程。
1）测量结果显示四位有效数字，测量精度为万分之一。
2）频率测量范围：100.1Hz——999.9kHz，分为：第一档：100.0Hz——999.9Hz第二档：1.000kHz——9.999kHz第三档：10.00kHz——99.99kHz第四档：100.0kHz——999.9kHz3）量程切换可以采用两个按键SWB、SWA手动切换。
扩展要求：一、当被测频率大于999.9kHz，超出最大值时，设置亮一个警灯，并同时发出报警声音。
二、自动切换量程提示：1.计数器计到9999时，产生溢出信号CO，启动量程加档。
2.显示不足4位有效数字时量程减档。
三、各量程输出信号的频率最高位有效数字为1、2、3、4、5、6、7、8、9。
二、系统概述1.设计思想周期性信号频率可通过记录信号在1s内的周期数来确定其频率。
累计标准时间Ts中被测信号的脉冲个数Nx，被测信号频率：fx≈Nx/Ts测量时间Ts选择：由于测量时间Ts需要根据被测信号的频率切换，所以通常对振荡时钟进行分频以获得不同的定时时间。
采样定时、显示锁存、计数器清零的控制时序波形图2.可行性论证用计数器实现记录周期数的功能；用时基信号产生计数时间作为采样时间；用四位动态扫描通过数码管显示结果；因为如果计数器直接把数据输入到数码管显示，那么数码管的数据就会不断变化，累计增加的情况，所以采用锁存器，在每个时间信号内，通过一个高电平使能有效，将计数器的数值锁存到寄存器或者锁存器；为了不要让每次锁存的数据会比上次增加一个基数，而计数器的连续计数累积计数，所以要对每次锁存后立即清零，让计数器从零开始计数。
数字频率计设计报告
数字频率计设计报告数字频率计设计报告一、设计目标本次设计的数字频率计旨在实现对输入信号的准确频率测量，同时具备操作简单、稳定性好、误差小等特点。
设计的主要目标是实现以下功能：1. 测量频率范围：1Hz至10MHz；2. 测量精度：±0.1%；3. 具有数据保持功能，可在断电情况下保存测量结果；4. 具有报警功能，可设置上下限；5. 使用微处理器进行控制和数据处理。
二、系统概述数字频率计系统主要由以下几个部分组成：1. 输入信号处理单元：用于将输入信号进行缓冲、滤波和整形，以便于微处理器进行准确处理；2. 计数器单元：用于对输入信号的周期进行计数，并通过微处理器进行处理，以得到准确的频率值；3. 数据存储单元：用于存储测量结果和设置参数；4. 人机交互单元：用于设置参数、显示测量结果和接收用户输入。
三、电路原理数字频率计的电路原理主要包括以下步骤：1. 输入信号处理：输入信号首先进入缓冲器进行缓冲，然后通过低通滤波器进行滤波，去除高频噪声。
滤波后的信号通过整形电路进行整形，以便于微处理器进行计数。
2. 计数器单元：整形后的信号输入到计数器，计数器对信号的周期进行计数。
计数器的精度直接影响测量结果的精度，因此需要选择高精度的计数器。
3. 数据存储单元：测量结果和设置参数通过微处理器进行处理后，存储在数据存储单元中。
数据存储单元一般采用EEPROM或者Flash 存储器。
4. 人机交互单元：人机交互单元包括显示屏和按键。
用户通过按键设置参数和查看测量结果。
显示屏用于显示测量结果和设置参数。
四、元器件选择根据系统设计和电路原理，以下是一些关键元器件的选择：1. 缓冲器：采用高性能的运算放大器，如OPA657；2. 低通滤波器：采用一阶无源低通滤波器，滤波器截止频率为10kHz；3. 整形电路：采用比较器，如LM393；4. 计数器：采用16位计数器，如TLC2543；5. 数据存储单元：采用EEPROM或Flash存储器，如24LC64；6. 显示屏：采用带ST7565驱动的段式液晶显示屏，如ST7565R。
数字频率计的设计制作
• 动态调试是在静态调试的基础上进行的，可以利用前级的输出信号 作为后级的输入信号，也可用自身的信号检查功能块的各种指标是否 满足设计要求。对于数字系统来说，由于集成度比较高，一般调试工 作量不大，只要元器件选择合适，直流工作状态正常，逻辑关系就不 会有太大问题，一般是测试电平的转换和工作速度。
• 如果电路装配工艺比较好，也可以在动态测量发现问题后再进行静 态测量。进行静、动态测量时应尽量保证测试条件与电路的实际工作 状态相吻合。
• 3.数字电路系统故障分析的特点 • 数字电路系统在调试中，故障的出现往往是不可避免的，切不可一
遇故障解决不了就拆掉线路重新安装，应当认真查找故障原因。分析 故障、处理故障可以提高分析问题和解决问题的能力。分析和处理故 障的过程，就是从故障现象出发，通过反复测试，做出分析判断，逐 步找出问题的过程。
上一页 下一页 返回
模块7.1 数字电路系统设计制作方法
• 数字电路系统设计的一般方法与步骤总结如下。 • 1)明确系统的设计任务要求 • 对系统的设计任务进行具体分析，充分了解设计要求，明确被设计
系统的全部功能、要求及技术指标，熟悉被处理信号与被控制对象的 各种参数与特点。 • 2)确定总体设计方案 • 这一步的工作要求把系统要完成的任务分解成若干个单元电路，并 画出一个能表示各单元功能的整机原理框图。原理框图必须正确反映 不同矩形框单元间各种信号的逻辑关系与时序关系。框图应能简洁、 清晰地表示设计方案的原理。
数字频率计的设计实验报告
数字频率计的设计实验报告实验名称：数字频率计的设计实验日期：2021年7月1日实验目的：设计并实现一个基于计数器的数字频率计，使用计数器测量输入信号的频率，并将结果显示在数码管上。
实验器材：FPGA开发板、数字频率计模块、计数器模块、数码管模块。
实验原理：1. 计数器模块设计一个计数器模块，用于计数示波器输入脉冲信号的时间。
计数器的计数时间可以根据需要进行调整。
2. 数字频率计模块设计一个数字频率计模块，用于将计数器的计数时间转换为输入信号的频率。
通过计算计数器的计数值来计算频率，并将结果显示在数码管上。
3. 数码管模块设计一个数码管模块，用于将数字频率计模块计算出的频率值转换为可以在数码管上显示的数码。
实验步骤：1. 搭建实验电路将FPGA开发板连接到计数器模块、数字频率计模块和数码管模块。
2. 编写Verilog代码根据上述原理，编写计数器模块、数字频率计模块和数码管模块的Verilog代码。
3. 编译代码并下载到FPGA开发板使用Xilinx Vivado软件将Verilog代码编译成比特流文件，并将比特流文件下载到FPGA开发板中。
4. 测试实验将示波器的输出信号连接到数字频率计的输入端，并将数字频率计连接到数码管。
通过计算数字频率计的输出，验证数字频率计的测量准确性。
实验结果：经过测试，数字频率计的测量准确度在实验误差范围内。
输入不同频率的信号时，数码管能够正确显示频率值。
实验总结：通过本次实验，成功设计并实现了一个基于计数器的数字频率计。
该实验不仅巩固了计数器、数码管等模块的设计知识，也提高了学生的Verilog编程能力。
在实验中，学生还学习了如何使用FPGA开发板进行数字电路实验，以及测试和验证数字电路的方法和技巧。
课程设计---数字频率计逻辑电路设计
数字频率计逻辑电路设计一﹑简述在进行模拟﹑数字电路的设计﹑安装和调试过程中，经常要用到数字频率计。
数字频率计实际上就是一个脉冲计数器，即在单位时间里（如1秒）所统计的脉冲个数，如图3.1计数时序波形图所示。
频率数即为在1秒内通过与门的脉冲个数。
图3.1(a)门控计数图3.1(b)门控序列通常频率计是由输入整形电路﹑时钟振荡器﹑分频器﹑量程选择开关﹑计数器﹑显示器等组成。
如图3.2所示。
图3.2 方框图图3.2中，由于计数信号必须为方波信号，所以要用史密特触发器对输入波形进行整形，分频器输出的信号必须为1Hz，即脉冲宽度为1秒，这个秒脉冲加到与门上，就能检测到待测信号在1秒内通过与门的个数。
脉冲个数由计数器计数，结果由七段显示器显示。
二﹑设计任务和要求设计一个八位的频率计数器逻辑控制线路，具体任务和要求如下：1. 八位十进制数字显示。
2. 测显范围为1Hz~10MHz。
3. 量程分为四档，分别为*1000﹑*100﹑*10﹑*1。
三﹑可选用器材1. NET系列数字电子技术实验系统2. 直流稳压电源3. 集成电路：频率计数器专用芯片ICM7216B，74LS93，74LS123，74LS390，7555及门电路4. 晶振：8MHz，10MHz5. 数显：CL102，CL002，LC5011—116. 电阻﹑电容等四﹑设计方案提示数字频率计可分为三部分进行考虑：1. 计数﹑译码﹑显示这一部分是频率计数器不可少的。
即外部整形后的脉冲。
通过计数器在单位时间里进行计数﹑译码和显示。
计数器选用十进制的中规模（TTL/CMOS）集成计数器均可，译码显示可采用共阴或共阳的配套器件。
例如计数器选用74LS161，译码器为74LS248，数显器为LC5011—11。
也可选用四合一计数﹑寄存﹑译码﹑显示CL102或专用大规模频率计数器ICM7216芯片等。
中规模组成的计数﹑译码显示和四合一的数显。
我们在基本实验和前几个课题中都已使用过，使用时，可参阅有关章节。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
滁州学院课程设计报告课程名称：数字逻辑课程设计设计题目：数字频率计的设计系别：网络与通信工程系专业：网络工程组别：第四组起止日期:2012年5月28日~ 2012年6月22日指导教师:计算机与信息工程学院二○一二年制课程设计任务书目录1 引言 (1)2 设计要求 (1)2.1题目 (1)2.2系统结构要求 (1)2.3制作要求 (1)2.4扩展指标 (1)2.5运行环境 (1)2.6设计条件 (1)2.7元件介绍 (2)①计数显示器 (2)② 74160N (3)③ 7473N (4)④ XFG1 (5)3 整体设计方案 (5)4 详细分析 (6)4．1单元电路设计 (6)4．2控制电路 (6)4．3关于JK触发器 (7)4．4测试 (8)5 调试与操作说明 (9)5.1第一次仿真 (9)5.2第二次仿真 (10)5.3第三次仿真 (11)5.4第四次仿真 (11)6 课程设计总结 (12)7 致谢 (12)8 参考文献 (13)1 引言数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。
数字频率计是在基准时间内把测量的脉冲数记录下来，换算成频率并以数字的形式显示出来。
数字频率计应用于测量信号（方波、正玄波或其他周期信号）的频率，并用十进制数显示。
它具有精度高、测量速度快、读数直观、使用方便等优点。
2 设计要求2.1题目频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
其扩展功能可以测量信号的周期和脉冲宽度。
①频率测量范围：1HZ~10HZ。
②数字显示位数：四位静态十进制数显示被测信号的频率。
2.2系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目—频率、周期或脉宽，若测量频率则进一步选择档位2.3制作要求①被测信号波形：正弦波、三角波和矩形波。
②测量频率范围：1Hz~10kHz。
③测量周期范围：0.1ms~1s。
④测量脉宽范围：0.1ms~1s。
⑤测量精度：显示4有效数字（要求分析1Hz、1kHz和10kHZ测量误差）。
2.4 扩展指标要求测量频率值时，1Hz~10z的精度均为±1。
2.5 运行环境软件环境：windows XP Multisim 10。
硬件环境：微型计算机。
2.6 设计条件①电源条件：+5V。
②可供选择的元器件范围如表2-2-1所示：表2-2-1 所需原件列表元件名称数量电源2个计数显示器4个74160N 4个7473N 2个OR3 1个7408N 1个XFG1 1个2.7元件介绍①计数显示器该元件本质为显示译码器，人们直接利用译码器驱动显示器，因此人们就把这种类型的译码器叫做显示译码器，也就是我们通常说的显示器。
如图2-2-1所示图2-2-1 计数显示器其功能如表2-2-2所示表 2-2-2 计数器工作原理a b c d 显示结果0 0 0 0 00 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 60 1 1 1 71 0 0 0 81 0 0 1 91 0 1 0 A1 0 1 1 b1 1 0 0 c1 1 0 1 d1 1 1 0 E1 1 1 1 F② 74160N74160N是一种十进制的加法计数器，在本设计中由于仿真时受原件的限制，这里只使用计数芯片74160，且要求显示四位，四个计数器74160N可以组成分频器。
如图2-2-2所示图2-2-2 74160N其工作原理如表2-2-3所示表2-2-3 74169N\的工作原理MR CP CEP CET PE DN QN TC0 X X X X X 0 0 Reset(clear)1 . X X ︱︱0 01 . X X ︱H 1 (1) Parallel load1 . h h h X count (1) Count1 X ︱X h X q (1) Hold (Do nothing)1 X X ︱h X q 0③ 7473N7473N的主要功能由JK触发器实现，当JK触发器的J、K端同时接高电平时，输出端的状态会随着每输入一个脉冲改变一次。
因此JK触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。
将输入端加到下一个JK触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。
图2-3 7473N其功能如下表2-2-4所示表2-2-4 7473N的工作原理CLR CLK J K Q Q0 X X X 0 11 . 0 0 Hold1 . 1 0 1 01 . 0 1 0 11 . 1 1 Toggle④ XFG1函数发生器可以产生正弦波扫三角波和矩形波，信号频率可以再1HZ到999MHZ范围内调整，信号的幅值以及占空比等参数也可以根据需要进行调节，信号发生器有三个引线端口：负极、正极和公共端，函数信号发生器的图标和面板如图2-2-4所示图2-2-4 XFG13 整体设计方案数字频率计一般由振荡器、分频器、放大整形器、控制电路、计数译码显示电路等部分组成。
由振荡器的振荡电路产生一标准频率信号，经分频器分频得到控制脉冲。
控制脉冲经过控制器中的门电路分别产生选通脉冲、锁存信号、清零信号。
待测信号经过限幅、运放的放大、施密特整形之后，输出一个与待测信号同频率的矩形脉冲信号，该信号与锁存信号和清零信号共同控制计数、锁存和清零三个状态，然后通过数码显示器件显示。
数字频率计的原理框图如图3-1所示：图 3-1数字频率计的原理框图4 详细分析4．1单元电路设计选用带译码器的集成十进制计数芯片CD40110，该芯片有锁存控制器端，可对计数进行锁存。
计数部分只显示锁存后的数据，每锁定一次计数部分跳动一次，更新数据，如此反复。
由于仿真时受元件的限制，这里仅使用计数芯片74160，且要求显示四位，因此使用4组74160和数码管。
将各计数器的LOAD 、ENP 、ENT 分别接高电平，个位的CLK 端外接技术信号，低位的进位端接高电位的CLK 端，各芯片的CLK 端连接起来外接清零信号，4个输出端接数码管，以此实现一个能显示4位十进制的计数器。
连接后电路如图4-1所示：图4-1计数译码显示电路4．2控制电路施密特整形闸门检测技术译码 数码显示晶振分频控制单元待测信号选通清零控制信号控制电路时整个数字频率计正常工作的核心部分，需仔细分析各种频率信号（技数、选通、锁存、清零）的时序关系，一最终控制计数译码器显示电路的工作状态。
由于功能要求识别的最小频率是1HZ，因此将选通信号的高电平时间定为1s，在这个时间段内允许带测信号输入进行计数，锁存和清零信号的输出均为高电平。
在选通信号为低电平是关闭闸门，计数停止，处于数据锁存的时间段，此时的锁存信号为低电平，清零信号仍为高电平，直到选通信号的下一个高电平到来前（开始下一个计数），清零信号端输出一个低电平时现数码管显示的清零，准备进入下一个计数周期。
如此往复，以实现待测信号频率的反复测量。
这几个信号的工作时序如图4-2所示：图4-2控制电路各频率信号时序关系4．3关于JK触发器当JK触发器的J、K端同时接高电平时，输出端的状态会随着每输入一个脉冲改变一次。
因此JK触发器输入端的频率是输出端的两倍，这就是通常认为的二分频。
将输入端加到下一个JK触发器的时钟端又可实现频率的再次二分频，以此类推可实现频率的逐次分频。
电路连接和工作时序如图4-3与4-4所示：图4-3 JK触发器分频电路图4-4工作时序图4．4测试创建如下图4-5所示电路，根据控制电路各信号时序分析得知，选通信号的周期应大于等于锁存信号和清零信号，因此选用上述电路的Q2作为选通信号的输出端。
假定选通信号的高电平时间为1s，那Q2端的频率应为0.5HZ，由此可推出CP端和Q1端的信号频率为2HZ和1HZ。
在Q2端的选通信号为高电平时，允许计数，频率计开始工作。
当Q2端进入低电平段，频率计为锁存阶段，直至下一个Q2端高电平到来前，CP、Q1、Q2端均为低电平，可以考虑用一个3输入的或门将这三个端口连接，输出一个低电平作为清零信号，加到计数译码显示电路的CLR 端。
由此得到选通信号周期为2s，计数时间为1s，锁存时间为0.75s，清零时间为0.25s。
如果对上述时间不满意，还可以通过改变JK触发器的输入时钟频率或者用不同的门电路连接CP、Q1、Q2端来构成计数、锁存和清零信号，建构过程中只要把握好CP、Q1、Q2三者的时序关系即可。
图4-5 JK触发器构成的数字频率计电路原理图5 调试与操作说明JK触发器构成的数字频率计仿真。
接入2 Hz的时钟信号源作为控制电路的时钟脉冲，同时在待测新号端接上函数信号发生器。
任意设定函数信号发生器的波形（正弦波、方波、三角波），并改变每种波形的频率（9Hz、99Hz、999Hz、9999Hz）,启动仿真开关进行仿真，可以看到无论何种波形都能准确的显示函数信号发生器频率。
下面进行操作：仿真分为四档即（9Hz、99Hz、999Hz、9999Hz）5.1第一次仿真：将设定的函数信号设定频率为9Hz,打开仿真开关测试的结果如图5-1所示：图5-1第一次仿真结果5.2第二次仿真：将设定的函数信号设定频率为99Hz,打开仿真开关测试的结果如图5-2所示：图5-2第二次仿真结果5.3第三次仿真：将设定的函数信号设定频率为999Hz,打开仿真开关测试的结果如图5-3所示：图5-3 第三次仿真5.4第四次仿真：将设定的函数信号设定频率为9999Hz,打开仿真开关测试的结果如图5-4所示：图5-4第四次仿真从以上四次仿真可以看出每次仿真都能精确的显示已经设定好的函数信号发生器的频率。
说明实验的测试、仿真成功。
6 课程设计总结课程的课程设计实际是网络工程专业学生学习完《数字电子技术基础》课程后进行的一次全面的综合训练。
其目的在于加深对数字电子技术基础理论和基本知识的理解，掌握运用数字电子技术基础合理论知识设计一些简单的基本应用电路的方法。
虽说整个课设过程很辛苦，可是我们从中找到了乐趣、接触了实践，以前不是特别明白的地方也通过实践弄懂了。
总的来说这次课程设计使我们感受到了理论与实践相结合的目的及其重要意义。
不但使我对所掌握的数字电子技术基础知识有了更深刻的认识，还提高了我的动手查阅资料的能力而且还锻炼了自己的独立思考能力。
设计思路是最重要的，只要你的设计思路是成功的那你的设计已经成功了一半。
因此我们应该在设计前做好充分的准备，像查找详细的资料为我们设计的成功打下坚实的基础。
设计简洁、易懂、不超出我们的能力范围的内容不涉及，一些想法在我们没设计此电路之前就已经有拉考虑，但是做完之后发现我们当前考虑的还是有所欠缺，做为一名刚学习完《数字技术基础》的我们来说有一定的难度，但是这对于我们掌握理解学习过的知识有很大的帮助，对于思维、逻辑及其理论知识的运用等多方面有了更加进一步的掌握。