半导体芯片测试成本降低方案

合集下载

半导体芯片测试成本降低方案

ｊ＿ｍ＿Ｈ．ｄｔＤｖ
ＰＮ，１４５，１４５，ＶＯ：／Ｖ０ＩＳ．８Ｖ．８ＶＲ）／５
ｉ２３
４Ｓ６
ａｏｔｃｄａｈｄｖａｐｔｍｉ．ｄａｈｃｖ
—
＿
ｉ２
ａｄａ
ｐ．ｃｖ
…
…
…
…
…
…
…
…
…
…
．
皇子蕴一盟Ｉ
表１芯片功能测试项列表
ＡＤＰＡＤＡＰＣ
— —
ＬＧＣＥＣＰＥＥＤＧＴＬＯＩＳＴＭＬＶＬ（ＩＩＡ
—
—
ＰＴＨＡ
— —
２２
２３
２４
ｊｍ— ＥｄｔＢｖ
ｊｍ．Ｇ．ｄｔＣｖ
冲，丰术：木ｃｃｌＩｃ
Ｉ芯设片黑一启置动
１ ‘ ｒ
ｂ数据。输出结果＊较
７结束语．通过本案的方案，测试平台的购置成本０以上，大大缩减了测试成本。；５２ＡＰＴ之８ｈｎｅ．功能项测试至少降低５％．ＤＡＨｃａｎ１ｖ同时希望更多的低成本平台可以实现更多高ｉ结构图（图５见）在测试该功能项之前，ｖｏ＇平台会成本平台的功能，通过测试设备成本降低的５￣试Ｊ通过测试程序将芯片上ＰａＡＨ８音频方式缩减测试费用，从而降低产品成本，最ｏｔ — 个
Ｉ－０－初始化ｌ．－５

NI半导体测试系统STS

强大的软件工具用来开发、调试和部署测试程序
STS包括TestStand、LabVIEW和内置的系统工具，其中TestStand新增了用于半导体测试管理的新特性， LabVIEW可用于开发代码模块，内置的系统工具则可用于系统校准、诊断、资源监测和控制。
STS操作界面可让您轻松地选择、运行以及查看关键的测试程序数据，所有操作均在一个强大的界面上完成。
半导体测试系统
‘‘
’’
– Glen Peer 测试工程总监， IDT
所有系统共享通用的可互换设备接口板，这样的接口板设计为系统提供了可扩展能力，从而满足不同的引脚数和测点数需求。综上，STS为射频/模拟核心设备的射频测试和混合信号测试提供了一种成本优化的高性能测试解决方案。这些射频/模拟核心设备包括：射频功放、微机电系统(MEMS)加速度计以及功耗管理芯片等。
专业服务
NI经验丰富的工程技术人员和联盟合作伙伴团队随时准备助您克服任何挑战，确保您的成功。
■ 原型开发和可行性分析 ■ 连接接口解决方案
■ 工程咨询和开发帮助

美国公司总部
11500 N Mopac Expwy Austin, TX 78759-3504 电话： 512 683 0100 传真： 512 683 9300 info@
TestStand
STS的核心是TestStand即时可用测试管理软件，该软件用来帮助您快速开发和部署测试程序。借助TestStand，您可以使用多种编程语言编写的测试代码模块搭建测试序列。用户可以轻松指定执行流、生成测试报告、数据库录入以及连接其他公司系统。关键特性包括：
■ 具有多站点支持功能的测试序列编辑器
对于需要更快速响应的关键型应用需求，除了SSP权益，还可享受更多服务，比如：

节省半导体测试时间成本的新方法——并发测试

这样单颗芯片的测试时间将取决于测试时间最长的模块，节
省了其他模块的测试时间。冈１明了２种测试流程之间的说
区别。
而进一步降低测试成本，帮助芯片厂商建立成本优势，提高产品的市场竞争力。
１并发测试的原理
通常应用的并行测试方式是多芯片并行测试，即提高芯片
ＬＩＧｉｈｕｎＮＹ－ｃ
ｆａｇｉＶｃｔｏａｎｘｏａｉｎｌ＆ＴｃｎｃｌｎｔｔｔｆＩｄｕｔ，ｎｉｇＧｕｎｘ３０ＧｕｅｈｉａｓｉｕｅｏＩｎｓｒＮａｎｎａｇｉ５００１ｙ
Ｎ．５２１（ｕｌｉｌＮ．０）Ｏ１，０１ＣｍｕｔｅｙＯ３９ａｖ
节省半导体测试时问成本的新方法—— 并发测试
凌艺春
（广西工业职业技术学院，广西南宁５００）３０１
【摘
要】半导体测试时间直接影响到整个半导体测试的成本，文章提出了一种缩短半导体测试时间的新方法——
度的提高，测试时间也随之急剧增加。半导体测试的时间直接关系到半导体测试的成本，多年来随着半导体测试技术的
不断创新，同内外已经应用很多技术（芯片内建测试、多如芯片并行测试等）来缩短测试时间，节省测试成本。并发测试方法可以在采用上述技术的同时进一步缩短测试时间，从

惠瑞捷V93000平台降低新一代IC测试成本

惠瑞捷还发布了三款新的数字通道卡。新的Ｓａｅ１０同样的ｐｒｉ通用性相结合，尽量提ｃｌ６０ｅｎｐＰｎＳａｅ１０ｉｃｌ６０数字卡和ＰｎＳａｅ１０一Ｅ（ｉｃｌ６０Ｍ存高通道使用率，并尽量减少闲置资源。ＰｎＳａｉｃｌｅ储器仿真）卡为每个数字通道提供了行业最广９卡支持所有通道的双向功能，以及单端和差Ｇ泛的能力范围。除了提供从ＤＣ到每秒１千兆分模式。还可执行有向量和无向量测试，满足．６
Ｄｉｅｌｇｓ示。ｅｒｌｅ表ｔＨｉｉ
和高产能使客户得以快速投入生产，缩短产品
上市时间。自１９９９年推出以来，全世界行业内的大多数厂商（：ＩＭｓｆｂｅｓ和ＯＳＴ都在如Ｄ、ａｌｓＡ）使用Ｖ９００上系统平台，行各代逻辑和高速３０片进Ｖ９３０００ＳｍａｒａｌｔＳｃｅ
ｌ术前沿ｌｒｎｉｒｅｈｏｏｙ技ｏｔｃｎｌｇＦｅＴ
惠瑞捷Ｖ９台降低平３０００新一代Ｉ测试成本Ｃ
ｌ本刊记者ｌｌ王颖
随着互联网、移动设备等新兴行业的快速发展，降低ＩＣ的测试成本成为半导体行业的共内存Ｉｃ的工程设计和生产。

创新的半导体测试解决方案 - Astronics

TEST SOLUTIONSTEST SYSTEMS• 节省时间和成本－解放您的内部资源• 加快产品面世速度－迅速完成测试系统开发和部署• 解决下一代的难题－提供创新的解决方案来解决最新的测试难题 • 提高效率－通过各种解决方案来实现运营效率的最大化• 量身定制的解决方案－设计完全从您的需求出发• 从各方面完善解决方案－从设计概念直至安装和技术支持半导体行业的好伙伴如果一成不变的测试设备无法满足您的需要，或者您的工程团队有力所不及的地方，尽管来找我们。

我们会用创新、灵巧的测试解决方案来帮您解决最棘手的半导体测试难题。

我们的团队会与您紧密配合，创建全新的测试解决方案，这些方案不仅能够满足您的实际要求，还能帮您实现降低测试成本、提高效益和完善测试流程的商业目标。

20 多年来，我们的设备已经为全世界的各大半导体企业测试过数十亿颗芯片。

现在，您可以随时享用这些深厚的技术积淀。

雄厚的实力Astronics T est Systems 可以通过交钥匙设计和各种生产服务来打造出色的半导体测试解决方案，以满足您对生产和测试成本的要求，提高运转效率。

由各具专长的半导体测试人员组成的综合性团队将根据您的各项具体目标，为您量身定制一套完备的系统，其中包括：• 测试策略• 硬件设计• 软件开发与集成• 制造• 安装• 项目管理• 后续技术支持我们的团队采用垂直整合架构，电气设计、机械设计、软件设计、车间和测试工程等都聚集在一个厂房内。

若需了解详情或安排系统演示时间，请联系Astronics T est Systems 。

4 Goodyear, Irvine, CA 92618 电话： (800) 722.2528 电话： (949) 859-8999 SemiTest@astronics .com丰富的半导体行业经验。

芯片测试方案

芯片测试方案一、引言芯片测试是电子产品制造过程中的重要环节之一，通过对芯片进行全面、准确的测试，可以保证产品的质量和性能。

本文将介绍芯片测试的意义、测试方案的设计和实施过程。

二、芯片测试的意义1. 提高产品质量：芯片是电子产品的核心部件，其质量直接影响整个产品的性能和稳定性。

通过对芯片进行全面的测试，可以及早发现和解决潜在问题，提高产品的质量。

2. 降低成本：及早发现和解决芯片问题可以避免后期的重大故障和召回事件，降低维修成本和售后成本。

3. 提高生产效率：芯片测试可以帮助生产线实现自动化生产，提高生产效率和产能。

三、芯片测试方案的设计1. 确定测试目标：根据产品的特性和需求，确定芯片测试的主要目标，如性能测试、可靠性测试、功耗测试等。

2. 测试环境的搭建：根据测试目标和产品的特性，搭建适合的测试环境，包括测试设备、测试软件和测试工具的选择和配置。

3. 测试用例的设计：根据产品的功能和性能要求，设计一系列测试用例，覆盖产品的各个方面。

测试用例应该具有代表性，能够全面测试芯片的功能和性能。

4. 测试流程的制定：根据测试用例，制定详细的测试流程，包括测试的顺序、测试的步骤以及测试结果的记录和分析。

5. 数据分析和问题解决：对测试结果进行数据分析和问题解决，查找问题的原因并给出解决方案。

四、芯片测试方案的实施过程1. 准备工作：包括测试环境的搭建、测试设备的准备和测试用例的编写。

2. 测试执行：按照测试流程执行测试用例，记录测试结果和问题。

3. 数据分析：对测试结果进行数据分析，包括统计数据、图表分析和问题的归类。

4. 问题解决：根据数据分析的结果，找出问题的原因并给出解决方案。

5. 结果验证：对解决方案进行验证，确保问题得到解决。

五、常见的芯片测试方法1. 功能测试：测试芯片的各个功能模块是否正常工作，包括输入输出、通信接口等。

2. 性能测试：测试芯片的性能指标，如速度、响应时间、功耗等。

3. 安全测试：测试芯片的安全性能，包括防火墙、加密算法等。

半导体制造成本优化探索降低半导体制造成本的最佳实践和策略

半导体制造成本优化探索降低半导体制造成本的最佳实践和策略随着科技的不断发展和半导体市场的不断扩大，半导体制造成本优化成为半导体企业关注的焦点。

降低半导体制造成本可以提高企业的竞争力，增强市场份额，并最终实现可持续发展。

本文将探讨降低半导体制造成本的最佳实践和策略，从供应链管理、工艺优化和设备更新等多个角度进行分析。

一、供应链管理供应链管理在降低半导体制造成本方面起着重要作用。

通过合理的供应链布局和有效的库存管理，可以降低原材料和零部件的采购成本。

企业可以选择与可靠、价格合理的供应商建立长期合作关系，从而获得更好的价格和服务。

此外，供应链中的物流和仓储也需要进行优化。

通过合理规划运输路线、提高运输效率和减少仓储费用，可以有效控制供应链成本。

同时，信息技术的应用也是提高供应链效率的重要手段，企业可以借助物联网、大数据分析等技术手段，实现供应链的数字化和智能化管理。

二、工艺优化工艺优化是降低半导体制造成本的关键。

在半导体制造过程中，不断优化工艺流程和制造技术，可以提高生产效率、降低废品率，并减少生产周期和能源耗费。

首先，企业可以引入先进的制造技术和设备，以提高制造效率和产品质量。

例如，采用更先进的光刻技术和薄膜沉积技术，可以实现更高精度的芯片制造。

此外，优化工艺流程和生产线布局，合理安排设备的使用和作业顺序，也可以提高生产效率。

另外，企业还可以通过精细化管理来降低成本。

通过实施精益生产和六西格玛等管理方法，减少浪费和不合格品数量。

此外，进行全面质量管理、精确的生产计划和优化的设备维护，也可以有效降低制造成本。

三、设备更新随着科技的不断进步，半导体制造设备也在不断更新换代。

及时更新设备可以提高生产效率、降低能耗和维护成本，从而实现半导体制造成本的降低。

企业应密切关注最新的设备技术和市场动态，选择适合自身需求的先进设备。

同时，对老旧设备进行合理淘汰和更新，以提高生产效率和产品质量。

此外，企业还可以考虑采用租赁设备的方式，避免高额购买成本，降低资金压力。

晶圆可接受度测试（WAT）

晶圆可接受度测试（WAT）晶圆⽣产出来后，在出晶圆⼚之前，要经过⼀道电性测试，称为晶圆可接受度测试（WAT）。

这个测试是测试在切割道（Scribe Line）上的测试键（TestKey）的电性能。

测试键通常设计有各种原件，例如不同尺⼨的NMOS、PMOS、电阻、电容以及其他⼯艺相关的特性。

这⼀道可以当做是初选。

那些有严重⽣产问题从⽽使得测试键的电性能超出规格之外的晶圆会在这⼀道被筛选出来，报废掉。

这⼀道报废掉的晶圆，因为还没有出货到客户⼿⾥，所以是不收取客户钱的，由晶圆⼚⾃⼰吸收。

WAT测试结束后，晶圆⼯艺就算完成。

下⼀步就是来到测试⼚这⾥进⾏测试。

第⼀道晶圆切割前的测试我们称为CP (Chip Probing）, 因为这⼀道测试是在完整的晶圆上测的，⽤到的机台，我们称作Prober。

每⼀个产品，都会有针对⾃⼰设计的Prober Card, 上⾯根据芯⽚的测试焊盘（Pad）的位置装有对应的测试探针及电路与测试台连接。

每次测的时候，测试头从上⾯压下来，探针就会扎到Pad上，然后供电进⾏测试。

两期我们聊了芯⽚的封装和测试问题，包括CP测试，FT测试和系统级测试（没看过的朋友可以点击这⾥你不知道的那些芯⽚测试和测试⿊幕和你了解芯⽚封装技术吗？）。

这⼀次我们聊⼀下半导体中良率的问题。

良率是个啥？有什么⽤？良率是什么？准确的说，就是总共的芯⽚（可以是⼀⽚wafer，可以是⼀个批次，可以是⼀个产品，或者是⼀段时间内有多少芯⽚等等）。

在这些芯⽚测试完成后，有哪些芯⽚是通过测试的，两者相除就是良率，为了聊起来⽅便，我们就拿晶圆级测试（CP）来做例⼦。

下⾯是⼀⽚foundry寄给测试⼚的wafer，现在要进⾏CP测试了。

现在我们假设这⽚wafer总共有100颗芯⽚，在完成CP1，CP2，CP3之后，只有92颗芯⽚是通过的。

所以说，我们把这⼀⽚的良率称作是92%（92/100）。

那你可能会问，那⼜怎么了，有92颗芯⽚能⽤，我就⽤92颗呗，可不是这样哦。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

-32-
/2012.06/
是三元催化器堵塞或气门、活塞顶面有积
炭。

建议驾驶员进行喷油器、进气道、三元催化器免拆清洗。

经过清洗，用VAS5052测试，前氧传感器显示值和以前一样，怠速时后氧传感器显示值在0.12-0.7V之间变化，说明后氧传感器已经恢复正常。

清除故障码，OBD警告灯熄灭。

四、结束语
通过以上分析我们得出造成该车故障的主要原因是三元催化器堵塞，气门、活塞顶
面积炭，进行“二清”（即免拆清洗燃油系统、燃烧室与三元催化器，手工清洗节气门与进气道）后，清除故障码，此车行车过程中OBD警告灯点亮，同时出现发动机加速无力的故障便解决了。

通过排除此故障，我们得出今后再遇到行车时排气质量恶化或发动机缺火损坏三元催化器，导致OBD警告灯点亮或闪亮的情况，应利用OBD系统故障码和数据流进行诊断，对症修理，以提高维修效率并为顾客降低维修成本。

参考文献
[1]王永军.轿车车载诊断(OBD)系统核心技术研究[D].吉林大学,2007.
[2]陈鲁训,陈萍.第二代随车电脑诊断系统OBD II[J].汽车技术,1996(9):47-50.
[3]袁双宏.汽车OBD技术浅析[J].科技信息,2009(35).[4]徐建平.美国第二代及欧洲汽车微机故障诊断系统[J].汽车电器,2003(6):45-48.
[5]郭庆庆.上海大众帕萨特领驭OBD警告灯报警[J].汽车维修与保养,2012(2).
半导体芯片测试成本降低方案寰鼎集成电路（上海）有限公司李华
【摘要】随着电子产品日新月异的发展，在产品品质提高同时，产品价格的下降也越来越被消费者重视。

为了降低电子产品的价格，首先需要降低核心芯片的生产成本。

测试费用是生产成本的重要组成，其中测试平台的成本直接影响测试费用。

本文着重叙述如何用低成本测试平台（v50）实现高成本测试平台（J750）的功能，进而实现测试成本的降低。

【关键词】电子产品；芯片；测试平台（V50，J750）；成本降低
1.引言
随着半导体测试技术的不断发展以及对测试成本降低需求的不断提升，各种低成本测试平台出现并逐渐取代高成本的测试平台的功能。

本文通过VQ1710B高精度声卡芯片的测试程序开发过程，详细叙述了如何用低成本测试平台（V50）实现高成本测试平台（J750）的功能，进而实现测试成本的降
低。

2.VQ1710B芯片介绍
2.1 封装管角图（见图1）2.2 主要功能
支持44.1K/48K/96K/192KHz DAC独立采样率
内置高品质耳麦扩音器支持高品质差分输入CD音频信号
ADC路径中的HPF可切断直流电
支持EAPD(External Amplifier Power Down) 3.J750和V50测试平台介绍3.1 J750测试平台
J750是一款高性能SoC测试平台，可以很好的满足各种Soc的测试要求。

但是设备的成本较高，根据配置不同，价格一般在300K-500K美金。

其主要特性如下：
512 OR 1024 I/O Channels configura-tion.
100MHz full formatted(unmultiplex-ed)drive and receive
Independent per pin levels and timing
图1 VQ1710B芯片封装管角图
图2 J750 外观图图3 V50 外观图
图4 整体测试方案示意图图5 8channel.v 功能项测试结构图
-33-
/2012.06
256 global time sets，32 per pin edge sets
6 edges per pin up to 50MHz，and 4 edges per pin up to 100MHz
3.2 V50测试平台介绍
V50是惠瑞杰旗下的一款多功能测试平台，可以测试数字类产品（测试频率低于50HZ），模拟类产品以及混合信号类产品，是中低端测试平台中性价比非常高的一款测试机，根据配置不同，价格一般在70K-150K 美金。

其主要特性如下：
Channel count：64 channels per logic board
Maximum 256 channels for one system Parallelism：maximum 8-site
Scalability：different kinds of the board can
Signal Docking：256 channel cable mount
4.芯片功能测试项
判断一颗芯片是良品还是不良品，都是
透过检测其功能项来进行判断。

如果所有的功能项均测试合格，则该芯片为良品。

若有一项不通过，则为不良品。

该芯片的功能测试项见表1。

由于文章篇幅的关系，以下着重介绍V50如何实现DA_PATH下的8Channel.v功能项（表一中的第10项）的测试。

该功能测试项主要是检测该声卡芯片8个音频输入输出通道通道是否正常。

5.V50测试方案
5.1 整体测试方案示意图（见图4）5.2 DA_PATH之8channel.v功能项测试结构图（见图5）
在测试该功能项之前，V50测试平台会通过测试程序将芯片上Poat A–H 8个音频输入输出通道通道打开，并且输入频率为1KHZ，振幅为±2V的正弦波，然后对输出波形进行采集，比较。

6.软件实现
6.1 软件流程图（见图6）6.2 软件程序（C语言）
***********以下为检测PortA通道的子程序***************
@@PLAN DA_PORT_A
SITE_SEQUENCE=OFF；
DISABLE_BY_MARK_NO=NULL； S_SETUP_FILE=c：\set.dat； REMARK=DA_PORT_A； DC_INIT()； CLEAR_CONT()；
LOGIC_CLOSE_DPS_OUTPUT_RELAY(1，ON)；
LOGIC_CLOSE_DPS_OUTPUT_RELAY(2，ON)；// V50初始化
LOGIC_FORCE_DPS(1，2.97V，100MA，-100MA，E1，I7，VI_MODE)；
LOGIC_FORCE_DPS(2，4.5V，100MA， -100MA，E1，I7，VI_MODE)；// 开启芯片工作电压
LOGIC_CLOSE_PE_RELAY(DIGITAL_PINS)； LOGIC_SET_DRV_LEVEL(DIGITAL_PINS， 3.3V， 0.0V， VR0)；
LOGIC_SET_CMP_LEVEL(DIGITAL_PINS， 1.485V， 1.485V， VR0)；// V50测试管角设置
LOGIC_CLOSE_USER_RELAY("29，24")；// 开通PortA通道
WAIT(1MS)； V50MesgToClient(DA_PORT_A)；
RUN_PATTERN(B1_8CH_1121：start，B1_8CH_1121：end，1，5)；//设置芯片工作模式并启动测试
V50MesgToClient(MSG_START_RE-CORD)；// 记录，处理测试数据
WAIT(10MS)；Sleep(1)；
int R1 = V50GetViaResult( )； GB[1] = R1；
PRINT_LOG(GB2，GB2)；// 调用比较软件，输出测试结果（Pass or Fail）
CONDITION IF_FAIL
REJECT_BIN=14；//根据测试结果，进行好坏品归类
@@END_PLAN
****************************************
7.结束语
通过本案的方案，测试平台的购置成本至少降低50%以上，大大缩减了测试成本。

同时希望更多的低成本平台可以实现更多高成本平台的功能，通过测试设备成本降低的方式缩减测试费用，从而降低产品成本，最终惠及终端用户。

参考文献
[1]刘恩科,朱秉升.半导体物理学[M].西安:西安交通大学出版社,1998.
[2]朱正涌.半导体集成电路[M].北京:清华大学出版社,2001.
[3]李亚伯.数字电路与系统[M].北京:电子工业出版社,2001.
[4]王毓银.数字电路逻辑设计[M].北京:高等教育出版社,1999.
[5]曹培栋,亢宝位.微电子技术基础[M].北京:电子工业出版社,2001
.
表1 芯片功能测试项列表
图6 软件流程图
图6 软件流程图。