数字逻辑期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案
一、判断题：下面描述正确的打‘V' ，错误的打‘X'（每小题1分，共10 分） 为了表
示104个信息，需7位二进制编码[V ] BCD 码能表示0至15之间的任意整数 余3码是有权码[X ] 2421码是无权码[X ] 二值数字逻辑中变量只能取值 计算机主机与鼠标是并行通信 计算机主机与键盘是串行通信 占空比等于脉冲宽度除于周期 1、 2、 3、 4、 5、
6、 7、 8 9、 0和1 , [X ] [V ] [V ] 且表示数的大小[X ] 上升时间和下降时间越长，器件速度越慢 10、卡诺图可用来化简任意个变量的逻辑表达式 二、写出图中电路的逻辑函数表达式。
（每小题 5分，
共10分）
1、F=A © B
2、F= AB +CD
B
三、选择题：（多选题，多选或少选不得分，每小题 2分，共20 分）
*Uc< f
UR
i-u.
3、满足如图所示电路的输出函数F 的表达式为土卫_。
(A) F = ABCD (B) F = AB • CD (E)F= A BCD
4 . 己知F = ABC + CD,可以肯定使F = 0的情况是』
5 ■ 逻辑函数AB +BCD +AC+ B C 可化簡为扎B,G D 一
(A) AB + AC + B C (B) AB + C (A + B) (C) AB +CAB (D) AB + C (E) 1
K 在图示电路中，能实现逻辑功能百的电路是」
TTL 电
路
(5
(U)
如图CMM 电路中，能实现非功能的是,
2・ (A)
（吕
）
(D)
(E)
□ - i - o
(C)F= A + B + C + D (D)F= A + B • C + D
(A) A= 0, BC= 1 ；
(B) B = 1 , C = 1 ；
(C) AB = 1 , CD = 0;
(D) BC=1, D= 1 B
A C D D Q F
6.图示电路均为CMOS 电路，能实现输岀逻辑功能的有
8.如图所示由路方稈式正确的为_扎B,GE (A)C=
Q ；
9、
图示电路中，当各融发器的状态
为C 时.再输入一个CP 脉冲，触发器的 状态为
Q I Q2= 0 0 O
(A) QiQ 严 I 1 (B) QiQ 严 1 0
(C) Q©=0 1
Kel
(D)(?r = Q ：
1J Q
1J Q
>
FF I
rc > FF ,
1K 5
A
1K Q
€ 1-
oC
悬空
(A) (B)
(D)
7、下图均为TTL 电路，_A
?5U
电路能实现AB + CD 的逻辑关系?
R L
(A)
iMo
CP o
1J
Q
Qi
1J Q
> FF.
r< > FF ：
1K
Q □
—
1K Q
A
□ -oA
c D
巳
—o
—o
巳
A B <Qz
Q
1、L= A + B
2、L= AB
如ffl 所示□触发器CP^A.
B 波形己知，假设融发器的初态Q = O,则 在CP 脉冲作用下，Q 端的被形为亠。
CP ------ > CPc （A ）—一」
C B )— (C)—I CD) 四、填空题（每空1分.共20分） 1、 一个触发器可表示 1位二进制码.三个触发器串接起来.可表示 2、 欲表示十进制的十个数码.需要
4个触发器。
3、 寄存器中.与触发器相配合的控制电路通常由 门电路 （选择提示：门电路、触发器、 晶体二极管）构成。
4、 一个五位的二进制加法计数器.由 的状态为 01011 。
3 位二进制数。
00000状态开始，问经过75个输入脉冲后，此计数器 5、 四位移位寄存器可以寄存四位数码. 个时钟周期。
6、 _RS_触发器存在输入约束条件. 7、 负跳沿触发翻转的主从 JK 触发器的输入信号应该在 高电平时输入信号要求稳定不变。
8、正跳沿触发翻转的 D 触发器的输入信号在 CP _上升沿一前一瞬间加入。
9、 由与非门组成的基本 RS 触发器当输入R=0,S=0时.同向输出端Q = 1 .反向输岀端 若将这些数码全部从串行输出端输出, 需经过 3 主从JK 触发器会出现一次翻转现象。
CP 为低电平时加入.在CP 为_ Q = __1__，当_R 、S 同时由0变1_时.输出不定状态。
10、 T 触发器是由_JK_触发器的数据输入端短接而成。
11、 触发器的脉冲工作特性是指对 时钟脉冲 和 输入信号的时间关系 的要求。
12、 下图电路是」_位二进制计数器，也是_Z_位四进制计数器，若作分 频器甩 并假设计数鯛中的频率/. = 256kHz,则= 15 kHz. 1 J ◎
>
F F 1 1 K
►1-
F F .w 五、用CMOS 电路实现下面的逻辑函数.画出其内部电路图 要
求清晰整洁。
（共10分.每小题5分）
O
F F
J
1
一 O
（用场效应管作为基本单元）.
Ch
VCC
2 VCC
L J
E L It" 六、设计一个由三人投票 投赞成票约定为1,投票通过约定为1,只限用与非门电路，要求写出设计过程（ 解： 1、依题意可得下面的真值表，L=1代表投票通过；
（只能投赞成和反对票） 的表决电路，当多数人赞成时，投票通过。
10 分）
A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
、
由上面的真值表可得逻辑表达式为:
L=AB+BC+CA+ABC=AB+BC+CA 将其划简为与非表达式为： 3、 L= AB BC CA 4、
依上式画出逻辑电路图如下:
七
、
解:
设每个门的时延均为t 。
旬息门的•传输延迟时耐电路波形謝如卜一所示，叮见电路 存在竞争
冒险。
八、
根据上表画出3、3、2、
K 2、J i 、K i 的卡诺图如下:
咬斜01 11 10
咲詁0] H 10
©^0?^ 01 11 10 Qs 0
©?o?^ 01 n 10 Bo
ZI ----
P L
(a)
存在竟争冨险
Pl
P M
(b)
(3 )根据卡诺图得驱动方程如下:
山=Q2Q i n; K3=Q；Q n; J^QsQ；; 心七知 ; J^Qa Q； Qg；; J^Qa Q； Q3n Q；;。
电子技术及数字逻辑试卷A及答案
绝密★启用前黑龙江外国语学院继续教育学院 2014 年 秋 季学期《电子技术及数字逻辑》试卷（ A 卷）一、 填空题（本大题共 9小题，每空 1分，共 15分）1.N 型半导体是在本征半导体中掺入 价元素，其多数载流子是 ，少数载流子是 。
2.稳压管的稳压区是其工作在 。
3.数字系统使用 的物理元件，与此相对应，采用的记数制和编码制也都以 数 为基础。
4.使用布尔代数定律时，利用 规则. 规则. 规则可得到更多的公式。
5.放大电路必须加上合适的 才能正常工作。
6.运放的共模抑制比定义为 。
7.直接写出函数F=[(AB+C)D+E]B 的反演函数为 。
8.三极管工作在饱和区时，发射结应为 偏置，集电结应为 偏置。
9.为提高放大电路的输入电阻，应引入 反馈；为降低放大电路输出电阻。
二、选择题（本大题共15小题，每题2分，共30分）1.当温度升高时，二极管的反向饱和电流将 。
A ．增大 B.减小 C.不变2.互补输出级采用共集形式是为了使 。
A.电压放大倍数大B.不失真输出电压大C.带负载能力强3.测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 。
A. 输入电压幅值不变，改变频率B. B.输入电压频率不变，改变幅值C.输入电压的幅值与频率同时变化 4.交流负反馈是指 。
A ．阻容耦合放大电路中所引入的负反馈B ．只有放大交流信号时才有的负反馈C ．在交流通路中的负反馈5.功率放大电路的最大输出功率是在输入电压为正弦波时，输出基本不失真情况下，负载上可能获得的最大 。
A ．交流功率B ．直流功率C ．平均功率 6.滤波电路应选用 。
A ．高通滤波电路 B. 低通滤波电路 C. 带通滤波电路7.放大电路中，测得某三极管三个电极电位U 1.U 2.U 3分别为U 1=3.3V ，U 2=2.6V ，U 3=15V 。
由此可判断该三极管为 。
A ．NPN 硅管 B. NPN 锗管 C. PNP 硅管 d.PNP 锗管8.与八进制数(47.3)8等值的数为 。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试 A 卷参考答案、判断题：下面描述正确的打’/，错误的打‘X’（每小题1分，共10 分）1、为了表示104个信息，需7位二进制编码[V ]2、BCD码能表示0至15之间的任意整数[X ]3、余3码是有权码[X ]4、2421码是无权码[X ]5、二值数字逻辑中变量只能取值6、计算机主机与鼠标是并行通信7、计算机主机与键盘是串行通信8、占空比等于脉冲宽度除于周期0和1,且表示数的大小[X ][X ][V ][V ]9、上升时间和下降时间越长，器件速度越慢[V ]10、卡诺图可用来化简任意个变量的逻辑表达式[X ]、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B2、F= AB CD2分，共20分）1、在图示电路中.能实现逻辑功能F = ATH 的电路是 A °TTL 电路(A) F = ABCD(B) F = AH ・ CD -(C) F= A + B + C + D(D) F = A + B • C + D (E) F= A BCD4 . 己知F 二ABC + CD ■可以肯定使F = 0的情况是 _°(A) A=0, BC= 1； (B) B= 1 , C= 1 } (C) AB= 1, CD=Q.(D) BC= 1 , D= 15、逻辑函数A B+BCD+A C+ B C 可化简为A,B,C,D 。
(A) AB + AC + BC (B) AB + C (A4-B)(C) AB + CABA — O ?=11 QA |— I1 F •-&1 Q AB L Il —(B)悬0----空。
—A — &Bo —Co- &BA3 •满足如图所示电路的输岀函数F 的表达式为丄3B 1 o — VOF(D) AB +C (E) 19.图示电路中，当各触发器的状态为C 时.再输入一个CP 脉冲，融发器的 状态为QiQ 严0 0。
《数字逻辑》期末考试A卷参考答案
《数字逻辑》期末考试A卷参考答案《数字逻辑》期末考试A卷参考答案一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分）1、为了表示104个信息，需7位二进制编码[√]2、BCD码能表示0至15之间的任意整数[×]3、余3码是有权码[×]4、2421码是无权码[×]5、二值数字逻辑中变量只能取值0和1，且表示数的大小[×]6、计算机主机与鼠标是并行通信[×]7、计算机主机与键盘是串行通信[√]8、占空比等于脉冲宽度除于周期[√]9、上升时间和下降时间越长，器件速度越慢[√]10、卡诺图可用来化简任意个变量的逻辑表达式[×]二、写出图中电路的逻辑函数表达式。
（每小题5分，共10分）1、F=A B四、填空题（每空1分，共20分）1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。
2、欲表示十进制的十个数码，需要__4__个触发器。
3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。
4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。
5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。
6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。
7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。
8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。
9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端Q＝__1__，当_R、S同时由0变1_时，输出不定状态。
10、T触发器是由_JK_触发器的数据输入端短接而成。
数字逻辑考题及答案
资料范本本资料为word版本，可以直接编辑和打印，感谢您的下载数字逻辑考题及答案地点：__________________时间：__________________说明：本资料适用于约定双方经过谈判，协商而共同承认，共同遵守的责任与义务，仅供参考，文档可直接下载或修改，不需要的部分可直接删除，使用时请详细阅读内容数字逻辑试题1答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、[X]原=1.1101，真值X= -0.1101，[X]补 = 1.0011。
5、[X]反=0.1111，[X]补= 0.1111。
6、-9/16的补码为1.0111，反码为1.0110 。
7、已知葛莱码1000，其二进制码为1111，已知十进制数为92，余三码为1100 01018、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态。
9、逻辑代数的基本运算有三种，它们是_与_ 、_或__、_非_ 。
10、，其最小项之和形式为_ 。
11、RS触发器的状态方程为__，约束条件为。
12、已知、，则两式之间的逻辑关系相等。
13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。
二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。
（5分）答：（1）、由实际问题列状态图（2）、状态化简、编码（3）、状态转换真值表、驱动表求驱动方程、输出方程（4）、画逻辑图（5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。
（5分）答：7进制计数器。
4、下图为PLD电路，在正确的位置添 * ，设计出函数。
（5分）5分注：答案之一。
三、分析题（30分）1、分析以下电路，说明电路功能。
（10分）解： 2分该组合逻辑电路是全加器。
以上8分2、分析以下电路，其中X为控制端，说明电路功能。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑期末考试试卷(含答案)
2007-2008学年第一学期期末考试试题（答案）考试科目：数字逻辑 试卷类别：3卷 考试时间：110 分钟计算机学院 ______________系级 班姓名学号毛题号一二三四总分得分 一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． CB AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断得分评卷人5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误6. 与逻辑函数D C B A F +++= 功能相等的表达式为___C_____。
A ． D CB A F +++= B ． DC B A F +++=C ．D ．D C B A F =DC B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的AB 逻辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
数字电路(数字逻辑)期末试卷(第1套)及其答案
«数字电子技术基础»综合练习题（第1套）一、填空题(本题30分)1．逻辑代数的基本运算有、、三种。
2．组合逻辑电路的特点是：任意时刻的输出仅取决于该时刻的状态，而与的状态无关。
3．计数器不仅可用于对时钟脉冲进行，还广泛地用于、；根据计数器中各触发器翻转的先后次序分类，可以分成和计数器。
4．请完成下列数制的转换（117）8=（）2；（A5）16=（）8；（25）10=（）2；（110010）2=（）105．二~十进制码又称码，它是用组成的一组代码来表示0~9十个数字，而代码之间则为关系，如：（01000110）8421BCD=（）106．四位双向移位寄存器T4194的功能表见表1.6所示，当DR=0、S1=S2=1时，电路实现功能；要实现左移功能，应使。
表1.6 Array7. JK触发器的特性方程为Q n+1= , D触发器的特性方程为Q n+1= 。
8．图1.8为用JK触发器组成的移位寄存器，设电路的初态Q3Q2Q1Q0为1010，U I=“1”，问经过2个脉冲作用后，Q3Q2Q1Q0= ，第四个脉冲CP过后，Q3Q2Q1Q0= 。
图 1.89．电路如图1.9,F1= , F2= ,F3= , F4= .图 1.910．F=AB+C（D+E），则其对偶式是。
二、将下面各题化简成最简与或表达式（本题15分，每小题5分）1.用公式化简Y1=BDA+∙+ADB2.Y2（A,B,C,D）=Σm(0,4,6,8,13)+Σd(1,2,3,9,10,11)3.Y3见图2.3。
图2.3三、组合电路设计（本题10分）试用74LS151八选一数据选择器设计一个判断电路，判断四位二进制数A3A2A1A0能否被3整除。
四、作图题（共15分）写出图 4.1电路的函数表达式，画出输出端的波形。
Q n+1=图 4.1五、（本题15分）分析电路5.1计数器电路的功能，分别画出当M=0和M=1时的状态转换图，说明电路的进制，T4160是同步十进制加法计数器。
计算机科学与技术专业《数字逻辑电路》考试题及答案(A)试卷
院系： 专业班级： 学号： 姓名： 座位号：A. 4B. 3C. 6D. 57. 下列电路中属于时序逻辑电路的是 【 】A. 加法器B. 数据分配器C. 计数器D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL 与非门闲置输入端可以直接接电源B. 具有推拉输出结构的TTL 门电路的输出端可以直接并联使用C. CMOS 或门闲置输入端应接地D. CMOS 门电路的闲置输入端不允许悬空 9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R 、C 值应为 【 】A. 同时增大R 、C 值B. 同时减小R 、C 值C. 同比增大R 值减小C 值D. 同比增大C 值减小R 值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROMB. 动态RAMC. MUXD. 静态RAM1. 8位D/A 转换器的理论分辨率是_____________________。
2. 64个输入端的编码器按二进制数编码时，输出端的个数是__________________。
3. 变量数相同时，下标编号相同的最大项i M 和最小项i m 的关系是_____________。
4. 图2.1所示集成计数器的模M=_____________________。
图2.1 （题2.4图）5. 共阳极接法数码显示器需要配用输出 电平有效的译码器。
二、填空题（每小题2分，共20分）。
6. 对于T 触发器，当T=______时，触发器处于保持状态。
7. 逻辑函数C B AB F +=的反函数F 为_____________________。
8. 5个变量的逻辑函数全部最大项有_____________________个。
9. 二进制数()20110.101110转换成十进制数是___________________。
10. 同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_____________________。
《数字逻辑》期末复习题及答案
《数字逻辑》期末复习题一、单项选择题1．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则2．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A.[])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=3．组合逻辑电路一般由（ A ）组合而成。
A 、门电路 B 、触发器 C 、计数器 D 、寄存器4．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。
A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换B 、原变量换成反变量，反变量换成原变量C 、变量不变D 、常数中的“0”换成“1”，“1”换成“0”5．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。
A. AB+AC+AD+AEB. A+BCEDC. (A+BC)(A+DE)D. A+B+C+D+E6．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器7．逻辑表达式A+BC=（ C ） A 、AB B 、A+C C 、(A+B)(A+C) D 、B+C8．在（ A ）输入情况下，“或非”运算的结果是逻辑“1”。
A.全部输入为“0”B.全部输入为“1”C.任一输入为“0”，其他输入为“1”D.任一输入为“1”9．逻辑函数()6,5,4,2m F 1∑=同 C B B A F 2+=之间关系为( A ) A.21F F = B. 21F F = C. 21F F = D.无关10．时序逻辑电路一定包含（ A ）A 、触发器B 、组合逻辑电路C 、移位寄存器D 、译码器11．时序逻辑电路中必须有（ A ）A 、输入逻辑变量B 、时钟信号C 、计数器D 、编码器12．逻辑函数()()=++++++++=C B A C B A C )B C )(A B (A F ( A ) 。