第四章 - MOS逻辑集成电路
数字电子技术-逻辑门电路---CMOS
CMOS常用系列
电源电压VDD范围
3～15V，极限值为18V
54/74HC系列 高速CMOS
2～6V，极限值7V
54/74HCT系列 与TTL兼容的高速CMOS 5V±10%
54/74AC系列 先进CMOS
2～6V，极限值7V
54/74ACT系列 与TTL兼容的先进CMOS 5V±10%
15
3. CMOS门电路的常用系列和型号命名方法
3
表1-36 常用集成门电路
系列 CMOS
型号
名
称
CC4001 2输入四或非门
CC4002 4输入双或非门
CC4011 2输入四与非门
CC4030 四异或门
CC4049/69 六反相器
CC4071 2输入四或门
CC4073 3输入三与门
CC4078 8输入或非门
CC4086 2-2-2-2输入与或非门（可扩展）
16
4. CMOS门电路的使用注意事项
（1）闲置输入端的处理 ①严禁悬空，因为输入端悬空极易产生感应较高的静电电压，造成器件的 永久损坏。对多余的输入端，可以按功能要求接电源或接地，或者与其它输入端 并联使用。 ②不宜与有用输入端并联使用，否则会增大输入电容，降低工作速度。 ③对于相“与”关系的闲置输入端，可直接接正电源。 ④对于相“或”关系的闲置输入端，可直接接地。
截止
12
（3） CMOS与非门(NAND Gate)
负载管并联 （并联开关）
驱动管串联 （串联开关）
有0必1 全1才0
图1-30（c） CMOS与非门
该电路具有与非逻辑功能，即 Y=AB
13
2. CMOS电路的优点
（1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。
mos与门电路
MOS与门电路详解MOS（Metal-Oxide-Semiconductor）与门电路是一种常见的数字逻辑门电路，它由金属、氧化物和半导体材料组成。
与门电路是一种基本的数字逻辑门电路，它接受两个输入信号并产生一个输出信号。
本文将详细解析MOS与门电路的工作原理以及应用。
MOS与门电路的工作原理MOS与门电路由两个MOS场效应晶体管组成，其中一个是N型MOS场效应晶体管（NMOS），另一个是P型MOS场效应晶体管（PMOS）。
NMOS和PMOS晶体管有不同的导电特性，因此它们可以被用于构建与门电路。
对于MOS与门电路，当输入信号为低电平（通常为0V）时，NMOS的通道导通，PMOS的通道截断，从而使输出信号为高电平（通常为VDD电源电压）。
当输入信号为高电平（通常为VDD电源电压）时，NMOS的通道截断，PMOS的通道导通，从而使输出信号为低电平。
MOS与门电路的工作原理可以用以下逻辑表达式表示：输出 = 输入1 AND 输入2其中，AND操作是逻辑与操作，只有当两个输入信号同时为高电平时，输出信号才为高电平，否则输出信号为低电平。
MOS与门电路的应用MOS与门电路是数字集成电路中最常用的门电路之一，它广泛应用于各种数字电路和系统中。
以下是一些常见的应用场景：1.时序电路：MOS与门电路可以用于构建各种时序电路，如时钟信号的同步与门。
在时序电路中，MOS与门相当于控制信号的开关，用于控制时钟信号的传输和同步。
2.计算机处理器：MOS与门电路是构建计算机处理器中的算术逻辑单元（ALU）和控制单元的基础。
在处理器中，MOS与门电路用于执行诸如加法、乘法、比较和控制等逻辑操作。
3.存储器：MOS与门电路也可以用于构建各种存储器，如静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
存储器使用与门电路来控制数据读取和写入操作。
4.通信电路：MOS与门电路常用于数字通信系统中的编码和解码电路。
它用于将信号从模拟形式转换为数字形式，并进行相关的信号处理和解码操作。
数字集成电路的特点与分类
CMOS 传输门
39
A 和 A 控制传输门的通断： A＝＋UDD A＝0V时，传输门接通 A＝0V A＝＋UDD时，传输门断开
左下图 uI 由0V变为UDD时，CL充电 右下图 uI 由UDD变为0V时，CL放电
40
41
UNH=UOH(min)- UIH(min)
=2.4-2.0V=0.4V
UOH
UIH
P106
躁声容限 门电路之间相互连接时，前一级24 门的输出就是后一级门的输入，在前一级输 出为最坏的情况下（输出低电位为UOL(max)）， 后一级门的输入电压允许的变化幅度叫做噪 声容限。
UNL=UIL(max)- UOL (max)
6
同一个电路，按两种不同的约定去分析， 会得出不同的结论。
在今后讨论电路时，必须明确采用哪种约定。 一般采用正逻辑约定。
uo
高电位 低电位
正 逻 辑 约 定
0
1 1
0
负 逻 辑 约 定
7
4.2 晶体管－晶体管逻辑电路(TTL电路)
4.2.1 最简单的与门、非门和与非门电路 1. 二极管与门
10
由真值表可知，上面电路是一个非门
电路的输入与输出电位
输入A 0.2V 5V
输出F 5V 0.2V
电路的真值表
输入A 0 1
输出F 1 0
门
3 晶
体
管
与
非
11
+
12
4.2.1 TTL与非门电路
输入
输A 入
与 0.2V
输 0.2V
出 电
5V
位 5V
B 0.2V 5V 0.2V 5V
输出 F 5V 5V 5V
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计*名：***学号：***********专业：通信工程指导老师：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
关键字：集成电路CMOS反相器LT SPICE LASI7目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介.................................................................................................... - 2 -1.2MOS集成电路分类.................................................................................................... - 2 -1.3MOS集成电路的优点................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程 ..................................................................... - 3 -2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -3.1LASI软件简介........................................................................................................ - 5 -3.2版图设计原理......................................................................................................... - 6 -3.3LASI的版图设计.................................................................................................... - 6 -四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS技术自身的巨大潜力是IC高速持续发展的基础。
模拟CMOS集成电路设计第四章差分放大器分解
模拟CMOS集成电路设计第四章差分放大器分解差分放大器是CMOS集成电路设计中非常重要的一部分，它在电信号放大、差分信号处理和模拟信号传输等领域具有广泛的应用。
本文将对CMOS集成电路设计中的差分放大器进行分解，以帮助读者更好地理解和应用这一核心电路模块。
差分放大器是一种由两个输入端和一个输出端组成的放大器，它的特点是能够放大两个输入信号的差值，并抑制共模信号（即两个输入信号的平均值）。
差分放大器常用的两种结构是共源共栅结构和共源共栅共源共栅结构。
下面将详细介绍这两种结构的分解方法。
1.共源共栅结构的分解共源共栅结构的特点是输入信号通过共源极放入电路，输出信号通过共栅极输出。
它的优点是输入电阻高、增益稳定，适用于高频和宽频带应用。
首先，我们来看一下共源共栅结构的电路原理图。
它由一个共源极M1、一个共栅极M2和一个负载电阻RL组成。
其中，M1的栅、漏极与输入信号相连，M2的源极与M1的源极相连，并通过电流源IB偏置。
负载电阻RL连接在M2的漏极和M1的源极之间。
接下来，我们对这个电路进行分解。
首先，将M1和M2的直流工作点确定。
假设输入信号为微弱的交流信号，可以将M1和M2视为理想可变电阻，其中M1的栅极和漏极之间的电压为vgs1，M2的栅极和源极之间的电压为vgs2、根据共源共栅和平衡电流假设，可以得到：id1 = id2 = id/2gm1vgs1 = gm2vgs2其中，id为分配给两个MOS管的总漏源电流，gm1和gm2分别为M1和M2的跨导。
然后，通过公式计算共源共栅结构的增益，可以得到：Av = -gm2RL最后，在进行差分模式和共模模式的分析。
差分模式下，输入信号为vcm-vd，其中vcm是共模信号，vd是差模信号。
共模模式下，输入信号为(vcm1+vcm2)/2、根据共模模式下输出电流为零的条件，可以得到共模抑制比CMRR与差分增益Av的关系为CMRR = Av/2gm.2.共源共栅共源共栅结构的分解共源共栅共源共栅结构是一种衍生自共源共栅结构的放大器，它包含两对共源共栅结构，具有更高的增益和更稳定的工作特性。
《微电子与集成电路设计导论》第四章 半导体集成电路制造工艺
4.4.2 离子注入
图4.4.6 离子注入系统的原理示意图
图4.4.7 离子注入的高斯分布示意图
4.5 制技术 4.5.1 氧化
1. 二氧化硅的结构、性质和用途
图4.5.1 二氧化硅原子结构示意图
氧化物的主要作用： ➢ 器件介质层 ➢ 电学隔离层 ➢ 器件和栅氧的保护层 ➢ 表面钝化层 ➢ 掺杂阻挡层
F D C x
C为单位体积掺杂浓度，
C x
为x方向上的浓度梯度。
比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量， 它与扩散温度、杂质类型、衬底材料等有关；x为深度。
左下图所示如果硅片表面的杂质浓 度CS在整个扩散过程中始终不变， 这种方式称为恒定表面源扩散。
图4.4.1 扩散的方式
自然界中硅的含量 极为丰富，但不能 直接拿来用。因为 硅在自然界中都是 以化合物的形式存 在的。
图4.1.2 拉晶仪结构示意图
左图为在一个可抽真空的腔室内 置放一个由熔融石英制成的坩埚 ，调节好坩埚的位置，腔室回充 保护性气氛，将坩埚加热至 1500°C左右。化学方法蚀刻的籽 晶置于熔硅上方，然后降下来与 多晶熔料相接触。籽晶必须是严 格定向生长形成硅锭。
涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。
图4.2.4 动态旋转喷洒光刻胶示意图
3. 前烘
前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉， 保持光刻胶干燥。
4. 对准和曝光
对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。
图4.2.5 光刻技术的示意图
图4.2.7 制版工艺流程
4.3 刻蚀
（1）湿法腐蚀
（2）干法腐蚀 ➢ 等离子体腐蚀 ➢ 溅射刻蚀 ➢ 反应离子刻蚀
什么是逻辑门电路逻辑门电路的注意事项
什么是逻辑门电路逻辑门电路的注意事项实现基本和常用逻辑运算的电子电路叫逻辑门电路。
那么你对逻辑门电路了解多少呢?以下是由店铺整理关于什么是逻辑门电路的内容，希望大家喜欢!逻辑门电路的简介定义最基本的逻辑关系是与、或、非，最基本的逻辑门是与门、或门和非门。
实现“与”运算的叫与门，实现“或”运算的叫或门，实现“非”运算的叫非门，也叫做反相器，等等。
逻辑门是在集成电路(也称：集成电路)上的基本组件。
组成逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。
也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
简单的逻辑门可由晶体管组成。
这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
作用高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。
常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门(也称：互斥或)等等。
逻辑门可以组合使用实现更为复杂的逻辑运算。
类别逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。
基本逻辑关系为“与”、“或”、“非”三种。
逻辑门电路按其内部有源器件的不同可以分为三大类。
第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型;第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型;第三类则是二者的组合BICMOS门电路。
常用的是CMOS逻辑门电路。
1、TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。
TTL主要有BJT(Bipolar Junction Transistor 即双极结型晶体管，晶体三极管)和电阻构成，具有速度快的特点。
chap4-6
第四章数字集成电路的基本单元电路－动态CMOS电路动态逻辑电路的特点静态电路：靠管子稳定的导通、截止来保持输出状态动态电路：靠电容来保存信息V DDV V V outΦDD AMMP2P1A BC LB Y =A .B M MN2V out动态电路的优点AN1B：相对NMOS 电路：动态电路可降低功耗，无比电路电路：用动态电路简化电路提高速度相对CMOS 电路：用动态电路简化电路，提高速度—预充求值动态CMOS 电路的构成Φ＝0，预充；Φ＝1，求值V DDV ΦV outA C LoutA M1B存在的问题：Φ＝0，A ＝B ＝1，V V 解决了预充过程OH 小于DD下拉支路导通问题outV outΦΦ富NMOS 动态电路Φ＝0，预充；Φ＝1，求值富PMOS 动态电路Φ＝1，预充；Φ＝0，求值下降时间影响速度上升时间影响速度YCBNΦY AB C=+Y AB C=+富NMOS 电路实现富PMOS 电路实现—预充求值电路中的电荷分享问题M1V V out (0) =V (0) =0V DD ()1()M1C B1Φf L DD L V V C V C C V C )(1+=出现电荷分享的条件：时LDDL DD L f C C C C V /111+=+=Φ＝0时，A ＝0；Φ＝1时，A ＝1；B 始终为0。
电荷分享过程中的节点电平变化M1V outΦ极端情况：C L =C 1, 则V f =V DD /2一般情况：般情况：C L >C 11C V V V V =−−()outDD DD TN LCMOS 管电容的耦合作用对电荷分享的影响V DDV outC C GDC V A AALC C GSV 1AC LC C GS GD V 1V out 11—预充求值电路的级连举例A＝B＝1，C＝0M P1V outΦCV1M N1V2不能用富富NMOS注意:NMOS与富NMOS（或富PMOS与富PMOS）电路直接级连。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VGS const .
COX W VGS Vth VDS L
(4.7)
3、品质因数0 表征开关速度正比于栅压高出阈值电压的程度，可作为频 率响应的指标。
王向展
2015年5月31日11时32分
3
集成电路原理与设计
MOSFET(器件/电路)的特点 1. 只靠一种载流子工作，称 为多子器件。 2. 可看作“压控电阻器”。 3. 无少子存储效应，可制成 高速器件。 4. 输入阻抗高，驱动电流小。 适于大规模集成，是VLSI、 ULSI的基础。低压低功耗 电路。 5. 热稳定性好。(负温度系数) 6. 缺点是导通压降大，输入 电容大，驱动能力弱。
§ 4.2 NMOS逻辑IC
4.2.1 静态MOS反相器分类与比较 4.2.2 NMOS反相器
王向展
2015年5月31日11时32分
1
集成电路原理与设计
§ 4.3 CMOS反相器
4.3.1 CMOS逻辑电路的特点 4.3.2 CMOS传输门
§ 4.4 静态CMOS逻辑门电路
4.4.1 CMOS基本门电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
MOSFET是Metal-Oxide-Silicon Field Effect Transistor的英文缩写，平面型器件结构，按照导 电沟道的不同分为NMOS和PMOS器件。MOS器 件基于表面感应的原理，是利用垂直的栅压VGS 实现对水平IDS的控制。它是多子（多数载流子） 器件。用跨导描述放大能力。
已知：N+ Poly-Si栅NMOS晶体管宽长比W/L=100m/10m， 漏、栅、源、衬底电位分别为5V，3V，0V，0V。n=580 cm2/(Vs)，其他参数与例4.1相同。求：① 漏电流IDS；② 若漏、 栅、源、衬底电位分别为2V，3V，0V，0V，则IDS=？ 解： ① 由已知VGS=3V，VDS=5V，VBS=0V，Vth=0.439V
SiO2 3.9 Si 11.9 0 8.854 1014 F/cm
王向展
2015年5月31日11时32分
10
集成电路原理与设计
例4.1 求解Vth,
已知：N+ Poly-Si栅NMOS晶体管，栅氧厚度tox=0.1μm， NA=3×1015cm-3，ND=1020cm-3，氧化层和硅界面处单位面积 的正离子电荷为1010cm-2，衬偏VBS=0V。求：Vth，。 解：NMOS衬底费米势为 N+ Poly-Si栅接触电势Poly-Si=0.56 (V)得：
QSS 1010 1.6 1019 1.6 109 (C/cm2 )
Vth MS
QSS Q 2 FP B COX COX
1.6 109 2.511 108 0.877 2 0.317 ( ) 8 8 3.45 10 3.45 10 0.439 (V)
王向展 2015年5月31日11时32分
(4.4)
17
集成电路原理与设计
(2) 非饱和区：
iDS gm VGS
VDS const .
COX W VDS L
(4.5)
2、沟道电导gds 表征了MOSFET漏源电压对漏源电流的控制能力 (VGS恒定)。 (1) 饱和区：
图4.1 NMOS结构示意图
王向展 2015年5月31日11时32分 4
集成电路原理与设计
图4.2 不同VG下NMOSFET能带分布
王向展 2015年5月31日11时32分 5
集成电路原理与设计
4.1.2 MOSFET的阈值电压
阈值电压 - 使MOS器件沟道区进入强反型 (φS=2φFB) 所加的栅电压。
2015年5月31日11时32分 15
王向展
集成电路原理与设计
② 如果VGS=3V，VDS=2V，VBS=0V，则 ∵ VDS=2V＜(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在非饱和区，有：
VDS 2 iDS VGS Vth VDS 2 3.45 108 580 100 22 3 0.439 2 0.112(mA) L 2 C W OX L
5m硅栅P栅CMOS工艺典型值：
nmos 0.01 L 10 m , 0.02 L 5 m pmos 0.02 L 10 m , 0.04 L 5 m
王向展
2015年5月31日11时32分
14
集成电路原理与设计
例4.2 计算MOS管IDS
MS S
VFB 2 FB
（4.1）
王向展
2015年5月31日11时32分
6
集成电路原理与设计
式中
MS - 栅与衬底的接触电势差
VBS - 衬底与源之间的衬偏电压 S - 衬底表面势 FB - 硅衬底的体费米势 QSS - 硅与Si2O界面的单位面积电荷量(C/cm2) QB0 - 零衬偏时Si2O下面耗尽层单位面积的电荷量(C/cm2) Qi - 调沟离子注入时引入的单位面积电荷量 (C/cm2) Cox - 电位面积的栅电容 VFB - 平带电压 - 体效应因子（衬底偏置效应因子） (V1/2)
2q 0 Si N A COX
2 1.6 1019 8.854 1014 11.9 3 1015 3.45 108
0.914 (Βιβλιοθήκη 2 V)王向展2015年5月31日11时32分
12
集成电路原理与设计
4.1.3 MOSFET的简单大信号模型参数
1、非饱和区 (VGS＞Vth，VDS＜(VGS-Vth))
2015年5月31日11时32分 11
集成电路原理与设计
QB 2 0 Si qN A 2 FP VBS 2 8.854 1014 11.9 1.6 1019 3 1015 2 0.317 2.511 108 (C/cm2 )
∵ VDS=5V＞(VGS-Vth)=3-0.439=2.561 (V) ∴ 器件工作在饱和区，则：
iDS COX n W 2 VGS Vth 1 VDS 2L 3.45 108 580 100 2 3 0.439 1 0.01 5 2 10 0.66(mA) （若不考虑沟道长度调制，IDS=0.63mA）
g ds iDS VDS COX W 2 VGS Vth 2L
VGS const
iDS iDS 1 VDS
王向展 2015年5月31日11时32分
(4.6)
18
集成电路原理与设计
(2) 非饱和区：
iDS g ds VDS
王向展 2015年5月31日11时32分 7
集成电路原理与设计
QB 0 2 0 Si q N 2 FB
(C/cm2)
(―+‖ for PMOS, ―‖ for NMOS)
NA kT q ln n (NMOS, P衬底) kT N i ln ND q ni kT ln (PMOS, N衬底) ni q
iDS COX W L VDS 2 VGS Vth VDS 2
(4.2)
2、饱和区 (VGS＞Vth，VDS≥ (VGS-Vth))
iDS
COX W 2 VGS Vth 1 VDS 2L
王向展
2015年5月31日11时32分
13
集成电路原理与设计
对于Si：n=580 cm2/(V· s)，p=230 cm2/(V· s) W, L均为有效尺寸
K = COX (A/V2) = (COXW)/L (A/V2) – 沟道长度调制因子 (V-1)
– 导电系数
– 跨导参数
1 Leff VDS
1 2
(4.3)
1 2 2 2 0 Si VDS VGS Vth VDS VGS Vth 1 4 4 q N sub
§ 4.5 动态和准静态CMOS电路
4.5.1 动态CMOS电路
§ 4.6 CMOS变型电路
4.6.1 伪NMOS逻辑 4.6.2 钟控CMOS逻辑（C2MOS） 4.6.3 预充电鉴别逻辑（P-E逻辑） 4.6.4多米诺（Domino）CMOS逻辑
王向展
2015年5月31日11时32分
2
集成电路原理与设计
王向展 2015年5月31日11时32分 9
集成电路原理与设计
MS FB Metal
2q 0 SiN A ( NMOS , p衬底) Cox 2q 0 Si N Cox 2q 0 Si N D （PMOS，n衬底） Cox
集成电路原理与设计
第四章 MOS逻辑集成电路
§ 4.1 MOS器件的基本电学特性
4.1.1 MOSFET的结构与工作原理
4.1.2 MOS器件的阈值电压Vth 4.1.3 MOSFET的简单大信号模型参数 4.1.4 MOSFET小信号参数 4.1.5 MOS器件分类与比较 4.1.6 MOS器件与双极型晶体管BJT的比较