第3章 80X86微处理器(2)
第3章2—8086微处理器总线周期及引脚
16
第3章 80x86微处理器
第3章：I/O写总线周期
T1 CLK T2 T3 T4
T1状态——输出16位I/O地址A15 ~ A0 IO/M* IO/M*输出高电平，表示I/O操作； S6 ~ S 3 0000 A19/S6 ~ A16/S3 ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A7 ~ A0 输出数据 ADT3和Tw状态——检测数据传送是否能够完成 7 ~ AD0 T4状态——完成数据传送
6
第3章 80x86微处理器
⑵ 总线写操作时序 总线写操作就是指CPU向存储器或I／O端口 写入数据。图3.4是8086在最小模式下的总线写 操作时序图。 总线写操作时序与总线读操作时序基本相 同，但也存在以下不同之处：
7
第3章 80x86微处理器
T1 CLK M/IO ① 高为读内存 低为读IO ② ⑥ 状态输出 地址 ④ ⑧ BHE输出 ② ⑦ 地址输出 数据输出 ③ ⑨ ⑤ T2 T3 TW T4
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计 算 机的主频决定。如8086的主频为5MHz，1个时钟 周期就是200ns。
15
第3章 80x86微处理器
第3章：存储器写总线周期
T1 CLK IO/M* T2 T3 T4
T1状态——输出20位存储器地址A19 ~ A0 S6 ~ S 3 A19 ~ A16 A19/S6 ~ A16/S3 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A 7 ~ A0 输出数据 AD7 ~ AD0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 ALE
第3章 80X86的指令系统和寻址方式
通用寄存器 ；
(3)变址：其值存放在变址寄存器中。SI、DI 、除ESP外的 32位通用寄存器 ； (4)比例因子：是386及后继机型中新增寻址方式中的术语。 其值可为1、2、4、8。
寻址方式
立即数寻址 寄存器寻址 存储器寻址
直接寻址 寄存器间接寻址 寄存器相对寻址 基址变址寻址 相对基址变址寻址
练习
MOV AX, ARRAY[4]
MOV AX, [BX] MOV AX, [BX+2] ；直接寻址，偏移地址= ARRAY+4 ；寄存器间接寻址
；寄存器相对寻址 MOV AX, ARRAY [BX] ；寄存器相对寻址
MOV AX, [BX+SI] MOV AX, [BX+DI+2]
；基址（BX）变址（SI）寻址 ；相对基址变址寻址
；(BX)←1234H ；(AX)←(BX)
4）寄存器间接寻址方式
有效地址包含在基址寄存器或变址寄存器中；
寄存器可以是BX、BP、SI、DI之一。
（1) 以BX、SI、DI进行寄存器间接寻址，隐含的段
寄存器为数据段寄存器DS 。
MOV AX, [BX]
；物理地址=DS×16+BX ；物理地址=DS×16+SI ；物理地址=DS×16+DI
2）立即数（常数）到存储单元的数据传输
例 3.18 MOV MEM_BYTE, 20H ；将立即数20H送到MEM_BYTE存储单元 MOV DS:[0005H], 4500H ；立即数4500H送到DS:0005H的存储单元中
3）立即数到通用寄存器的数据传输 例 3.19 MOV AL, 20H MOV SP, 2000H ；将立即数20H送到AL寄存器 ；将立即数2000H送入SP寄存器
汇编语言程序设计第3章
3.;<<
3.1 寄存器体系结构
1. 标志寄存器（FLAGS） 标志寄存器（ ） 标志寄存器又称为程序状态字寄存器（ 标志寄存器又称为程序状态字寄存器（PSW，Program ， Status Word），它用来标识当前处理器的运行状态。 ），它用来标识当前处理器的运行状态 ），它用来标识当前处理器的运行状态。 （1）条件标志 ） （2）控制标志 ） 2. 指令指针寄存器
3.1.3 专用寄存器
北京科海电子出版社 · <<<
3.2 存储器的管理模式
1. 存储单元 计算机是用二进制数表示信息的， 计算机是用二进制数表示信息的，信息 的基本单位是一个二进制位， 位二进制数组 的基本单位是一个二进制位，8位二进制数组 成一个字节， 成一个字节，内存储器按字节组织排列成一 个个存储单元，其位编号如图所示。 个个存储单元，其位编号如图所示。 2. 存储单元的地址 3. 存储单元的内容
北京科海电子出版社 · <<<
3.1 寄存器体系结构
通用寄存器可用于传送和暂存数据，也可参与算术逻辑运算， 通用寄存器可用于传送和暂存数据，也可参与算术逻辑运算，并保存 运算结果。如图所示。 运算结果。如图所示。 从图中看到8个 位的通用寄存 从图中看到 个32位的通用寄存 器，分别为EAX、EBX、ECX、 分别为 、 、 、 EDX、ESI、EDI、EBP和ESP。 、 、 、 和 。 这些寄存器的低16位可直接作为 这些寄存器的低 位可直接作为
3.2.2 存储器的分段
北京科海电子出版社 · <<<
8086微处理器的功能与结构
8086微处理器的功能与结构四、80x86微处理器的结构和功能(一)80x86微处理器1.8086/8088主要特征(1)16位数据总线(8088外部数据总线为8位)。
(2)20位地址总线，其中低16位与数据总线复用。
可直接寻址1MB存储器空间。
(3)24位操作数寻址方式。
(4)16位端口地址线可寻址64K个I/O端口。
(5)7种基本寻址方式。
有99条基本指令。
具有对字节、字和字块进行操作的能力。
(6)可处理内部软件和外部硬件中断。
中断源多达256个。
(7)支持单处理器、多处理器系统工作。
2.8086微处理器内部结构8086微处理器的内部结构由两大部分组成，即执行部件EU(Execution Unit)和总线接口部件BIU(Bus Interface Unit)。
和一般的计算机中央处理器相比较，8086的EU相当于运算器，而BIU则类拟于控制器。
3.8086最小模式与最大模式及其系统配置最小模式在结构上的特点表现为:系统中的全部控制信号直接来自8086CPU。
与最小模式相比，最明显的不同是系统中的全部控制信息号不再由8086直接提供，而是由一个专用的总线控制器8288输出的。
4.8087与8089处理机简述(1)8087协处理机8087协处理机与8086组合在一起工作，以弥补8086在数值运算能力方面的不足，所以它又称为协处理机。
(2)8089I/O处理机8089是一个带智能的I/O接口电路，相当于大型机中的通道，它将CPU的处理能力与DMA控制器结合在一起。
它具有52条基本指令，1MB的寻址能力，包含两个DMA通道。
8089也可以与8086联合在一起工作，执行自己的指令，进行I/O 操作，只在必需时才与8086进行联系。
在8089的控制下，可以进行外设与存储器之间、存储器与存储器之间以及外设与外设之间的数据传输。
同时，8089还可以设定多种终止数据传输的方式。
5.总线时序一个基本的总线周期包括4个时钟周期，即4个时钟状态T 1 、T2 、T3 和T4 。
80x86微机原理参考答案
80x86微机原理参考答案第一章计算机基础（P32）1-1电子管，晶体管，中小规模集成电路、大规模、超大规模集成电路。
1-2把CPU和一组称为寄存器（Registers）的特殊存储器集成在一片大规模集成电路或超大规模集成电路封装之中，这个器件才被称为微处理器。
以微处理器为核心，配上由大规模集成电路制作的只读存储器（ROM）、读写存储器（RAM）、输入／输出、接口电路及系统总线等所组成的计算机，称为微型计算机。
微型计算机系统是微型计算机配置相应的系统软件,应用软件及外部设备等.1-3写出下列机器数的真值：（1）01101110 （2）10001101（3）01011001 （4）11001110答案：（1）+110 （2）-13(原码) -114（反码）-115（补码）（3）+89 （4）-78（原码）-49（反码）-50（补码）1-4写出下列二进制数的原码、反码和补码（设字长为8位）：（1）+010111 （2）+101011（3）-101000 （4）-111111答案：（1）[x]原=00010111 [x]反= 00010111 [x]补= 00010111（2）[x]原=00101011 [x]反= 00101011 [x]补= 00101011（3）[x]原=10101000 [x]反= 11010111 [x]补= 11011000（4）[x]原=10111111 [x]反= 11000000 [x]补=110000011-5 当下列各二进制数分别代表原码，反码，和补码时，其等效的十进制数值为多少？（1）00001110 表示原码14，反码14，表示补码为14（2）11111111 表示原码－127，反码－0，表示补码为－1（3）10000000 表示原码-0，反码-127，表示补码为－128（4）10000001 表示原码－1，反码－126，表示补码为－1271-6 已知x1=+0010100，y1=+0100001，x2=-0010100，y2=-0100001，试计算下列各式。
微机原理与接口第3章2—8086微处理器总线周期及引脚资料
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
第3章80x86处理器
如假设当前(CS)=20A8H，(IP)=2008H，那么，下一条从内存 中读取的指令所在存储单元的物理地址为：20A8H10H+ 2008H=22A88H。
15
0
段内偏移地址
19
430
段 寄 存 器 0000段 地 址 左 移 4位
∑
19
0
20位 物 理 地 址
请大家注意理 解逻辑地址与 物理地址的概 念((cs):(ip)
Debug中使 用反汇编命 令得到的 addxy.exe程 序中变量在 内存中的存 放情况.
请大家注意理 解逻辑地址与 物理地址的概 念
运行ADDXY.asm
二．执行单元EU
执行单元EU不与系统外部直接相连，它的功 能只是负责执行指令。执行的指令从BIU的指令 队列缓冲器中直接得到，执行指令时若需要从存 储器或I/O端口读写操作数时，由EU向BIU发出 请求，再由BIU对存储器或I/O端口进行访问。
高速缓冲存储器Cache 的使用，大大减少了CPU读取指令
和操作数所需的时间，使CPU的执行速度显著提高。为了满足 微型计算机对存储器系统高速度、大容量、低成本的要求，目 前，微型计算机系统采用如图3.1所示的三级存储器组织结构， 即由高速缓冲存储器Cache、主存和外存组成。
微处理器 CPU
高速缓冲存储器 （Cache）
执行单元EU由下列部件组成：
1. 16位算术逻辑单元(ALU)：进行算术和逻辑运算。 2. 16位标志寄存器FLAGS：存放CPU运算的状态和控制标志。 3. 数据暂存寄存器：暂存参加运算的数据 4. 通用寄存器：包括4个16位数据寄存器AX、BX、CX、DX和
学习要求
第三章80X86微型处理器及其系统结构
80X86微型处理器及其系统结构学习目的:了解三总线及堆栈的工作原理。
掌握微处理器的一般结构、算逻部件ALU、寄存器结构、控制部件。
重点掌握Intel 8086微处理器的结构。
堆栈1. 堆栈的定义用作数据暂时存储的一组寄存器或存储单元称为堆栈。
堆栈中数据按“后进先出”的结构方式进行处理，即新入栈的依次堆放在原来数据之上，存放信息的最后一个单元叫做栈顶，用堆栈指针SP(Stack Pointer)指示。
堆栈操作有两种：压入(PUSH)和弹出(POP)，而SP始终指向堆栈栈顶的新位置。
2. 堆栈编址结构的两种形式(1) 向上生成该结构中，每压入一个数据，堆栈指示器SP按增量修改，每弹出一个数据，SP按减量修改。
(2) 向下生成该结构中，每压入一个数据，SP按减量修改，每弹出一个数据，SP按增量修改3. 构成堆栈的两种形式一种是使用微处理器内部的一组寄存器作为堆栈。
优点：访问速度快。
缺点：寄存器数量有限。
一种形式是在随机存储器RAM中开辟一个区间供堆栈使用，较为普遍；若编址采用向下生成，其堆栈操作如下图所示。
由上图中可以看出，出栈操作并不会从堆栈中去掉信息，也不擦除它们，只是因SP 的自动修改而改变了堆栈的栈顶。
堆栈主要用于中断控制，子程序调用以及数据暂时存储。
3.2 微处理器的一般结构传统的微处理器结构由算术逻辑部件ALU ，控制电路及寄存器阵列三大部分组成，如下图所示。
一、算术逻辑部件ALU (Arithmetic Logic Unit)ALU是执行算术运算、逻辑运算及移位的装置。
ALU有两个输入端，一个与累加器相连，另一端与暂存器相连，用于存放参加运算的两个数。
ALU的输出端也有两个，一端将操作结果送回到内部总线再送回累加器，另一端用于输出表示操作结果特征的标志信息。
二、寄存器阵列一般包括通用寄存器、累加器、标志寄存器、专用寄存器等。
寄存器的使用提升了计算机的功能和程序设计的灵活性。
1. 通用寄存器组可用于存放数据和地址，有8bit和16bit等，CPU可直接处理这些信息，减少了访问存储器的次数，节省访问内存时间。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(4) 将8086/8088的2级流水线体系结构增加到4级。
(5) 80286增加了一种工作方式。8086/8088只有实方式， 而 80286 有 实 方 式 和 保 护 方 式 。 在 实 方 式 下 ， 80286 和 8086一样在1MB内存空间执行程序，只是速度提高了，相 当于是一个快速的8086。在保护方式下，80286提供24位 地址线访问物理地址空间，并首次应用了“虚拟存储器” 和“虚拟内存”的概念。
“虚拟存储器”就是系统中有一个速度较快容量较小 的内存，还有一个速度较慢但容量很大的外存，通过存储 器管理机制，利用外存来模拟内存，这样从程序员角度看， 系统中似乎有一个容量非常大的、速度也相当快的主存储 器，但它并不是真正的物理内存，故称为虚拟存储器。 80286可模拟1GB（230字节）虚拟内存。
二、80386的寄存器
1.通用寄存器 80386有8个32位的通用寄存器，它们都是8086中16位通 用寄存器的扩展，故命名为EAX、EBX、ECX、EDX、EBP、 ESP、ESI和EDI，用于存放数据或地址。 2.指令指针寄存器和标志寄存器
1) 指令指针寄存器EIP （32位）
是用来存放下一条要执行的指令的地址偏移量，寻址范 围为4GB。 EIP的低16位可作为独立指令指针，称为IP 。
2) 标志寄存器EFLAG 32位的标志寄存器EFLAG，是由80286的标志位扩展而 成 ，在原有80286的基础上新增2个系统方式标志，而且全为 控制标志。 RF：恢复标志或重新启动标志。用于调试失败后，强迫程序 恢复执行，在成功执行每条指令后，RF自动复位。当RF＝1 时，下一条指令的任何调试故障将被忽略，不产生异常中断。 VM：虚拟8086方式标志。当80386工作在保护方式时，若 VM＝1，则表示CPU转换到V86方式。此位只能以两种方式 来设置，由最高特权级的代码段的IRETD指令设置；或由任 务转换来设置。
特点：
(1)存储空间采用虚拟地址空间、线性地址空间（不包括80286）和物理 地址空间三种方式来描述。 (2)在保护方式下，寻址是通过描述符表的数据结构来实现对内存单元的 访问。 (3)程序员可以使用的存储空间称为逻辑地址空间其容量最大可达64TB， 几乎是无限大。 (4)可以使用4级保护功能，实现程序与程序、用户与用户、用户与操作 系统之间的隔离和保护，为多任务操作系统提供优化支持。
3.4 从80286到Pentium系列的技术发展
3.4.1 80286微处理器
与8086相比，80286微处理器主要有以下改进： (1) 由 于 地 址 线 的 增 加 ， 使 它 的 内 存 容 量 提 高 。 8086/8088有20条地址线，只能寻址1MB的内存空间， 而80286增加到24条地址线，可寻址16MB（224字节）内 存。 (2) 时钟频率提高，使得处理速度加快。80286的时钟 频率最高可达20MHz。 (3) 可同时运行多个任务。多任务是通过多任务硬件机 构使处理器在各种任务之间快速而方便地切换实现。
(3) Pentium片内采用双重分离式高速缓存Cache，即独立的 8KB指令Cache和8KB数据Cache。指令和数据分别使用不 同的Cache，提高了指令执行速度，使Pentium的性能大大 超过80486微处理器。
(4) 浮 点 运 算 单 元 功 能 的 增 强 。 Pentium的 浮 点 单 元 在 80486的基础上进行了改进，使每个时钟周期能完成一个浮 点操作。在运行浮点密集型程序时，66MHz的Pentium运算 速度为33MHz的80486DX的5～6倍。 (5) 增加了分支指令预测功能。Pentium提供了一个分支目 标缓冲器BTB（Branch Target Buffer）来动态地预测程序的 分支操作，当一条指令导致程序分支时，BTB记忆该条指 令和分支目标的地址，并用这些信息预测这条指令再次产 生分支时的路径，预先从此处预取，保证指令预取队列不 会空置。 (6) 页尺寸的增加。Pentium体系结构中，存储器中每一页 的容量除了与80486兼容的4KB外，还可以使用更大的存储 器页面，这使得程序在传送大块数据时，避免了频繁的换 页操作。
3.段寄存器 80386内部有6个16位的段寄存器CS、DS、ES、SS、GS 和FS。 4.控制寄存器 CR0 CR2 CR3（CR1保留） 保存全局性的机器状态 5.系统地址寄存器 GDTR IDTR LDTR TR 用来保存操作系统所需要的保护信息和地址转换信息。 6.调试寄存器和测试寄存器 80386有6个32位的调试寄存器和2个32位的测试寄存器。
5.分段部件SU (Segment Unit) 分段部件SU管理面向程序员的逻辑地址空间，并且将48 位的逻辑地址（16位的段选择子和32位的偏移地址）转换为 32位的线性地址。线性地址是在虚拟存储空间内的可定位的 地址。 6.分页部件PU (Paging Unit) 分页部件PU管理物理地址空间，将分段部件产生的32位 的线性地址转换为32位的物理地址。 分段部件、分页部件和保护测试部件共同构成了存储器 管理部件MMU（Memory Management Unit）。MMU管理控 制所有虚拟地址到物理地址的转换、分段及分页检验等。
一、80386的内部结构
1.总线接口部件BIU 总线接口部件BIU负责CPU与外部总线的数据交换。并 增加了总线请求判优器。 2.指令预取部件IPU（Instruction Prefetch Unit） 指令预取部件IPU使得指令代码的预取得以独立，由一
个16字节长的指令预取队列和预取器组成。
3.指令译码部件IDU (Instruction Decode Unit) 指令译码部件IDU包括指令译码器和能容纳三条已译码 指令的指令队列两部分。 4.执行部件EU 执行部件EU是负责从已译码指令队列中取出指令编码， 执行各种数据处理和运算。
一、80286的功能结构
1.总线接口部件BIU BIU负责处理CPU和系统总线之间的所有通信和数据传 输，当数据存取请求与预取指令请求同时发生时，BIU 将优 先处理数据存取操作。 2.指令部件IU（Instruction Unit） IU包括指令译码器和已译码指令队列（3条）。 3.执行部件EU EU负责指令的执行，即从指令部件IU中取出已译码的指 令并直接执行。 4.地址部件AU（Address Unit） AU负责物理地址的生成。
2. 保护虚地址方式
80386的保护虚地址方式（简称保护方式）当通过指令设置控制 寄存器CR0中的PE=1时进入保护方式，保护是指在执行多任务操作 时，对不同任务使用的虚拟存储空间进行完全的隔离，保护每个任 务顺利执行。高档微处理器只有工作在保护方式下，才能充分发挥 其强大的存储管理功能以及硬件支撑的保护机制，因此也称为本性 方式。
在一个时钟周期内完成整数的传输、加减运算、逻辑运算和移位等 指令的执行。
6.分段部件SU 7.分页部件PU 8.高速缓冲存储部件Cache
用于存储最新运行的程序所需要的指令代码和数据，作为外部主存 的副本。
9.浮点运算部件FPU浮点运算部件
FPU和80387完全兼容，负责进行单精度或多精度的浮点运算。
3.4.2 80386微处理器
与80286相比，80386微处理器主要有以下改进： (1) 由于地址线的增加，使它的寻址能力增强。（232字节）。 (2) 时钟频率提高，使得处理速度加快。最大可达33MHz (3) 增强了存储器管理部件的功能。80386可模拟64TB(246字 节)虚拟存储空间，另外80386可进行段式以及段页式存储 管理。 (4) 80386增加V86（虚拟8086）工作方式。在80286的基础 上进一步改进了多任务处理技术，使得多个DOS程序可同 时运行。 (5) 将80286的4级流水线体系结构增加到6级。
3.4.3 80486微处理器
与80386相比，80486微处理器主要有以下改进：
(1) 首次部分吸收精简指令集计算机RISC（Reduced Instruction Set Computer）技术，以便尽可能缩短指令执行时间。
(2) 发展了80386的指令流水线技术，使最多有5条指令重叠执行，从 而使80486可以在一个时钟周期执行完一条简单指令。 (3) 片内集成了8KB的高速缓冲存储器（80486 DX4中集成了16KB） 和浮点运算部件FPU（Floating Processing Unit），从内部结构上可以 认为80486＝80386＋80387＋8KBCache，并且支持二级高速缓存。
3. 虚拟8086方式 在保护方式下，通过设置标志寄存器EFLAGS中的 VM=1，就可以进入V86方式。V86方式是保护方式的一 种子方式，即能有效地利用保护功能，又能执行8086代 码的工作方式。在保护方式下，支持多任务并发运行， 这时可能某几个任务是在V86方式，而另一些任务是保护 方式下的任务。
二、80286的寄存器
80286内部的通用寄存器（包括4个数据寄存器和4个 基址变址寄存器）、4个段寄存器和指令指针寄存器IP与 8086的完全相同。不同之处在于标志寄存器新增了两个标志 （占3位）以及增加了1个机器状态字MSW。
FLAG NT：嵌套标志，此标志作为状态标志用于指出当前执行的任 务是否嵌套于另一个任务中。 IOPL：I/O特权标志，此标志作为控制标志用于指示指定的 I/O操作处于特权级的哪一级。IOPL占两位，可表示0～3四 个特权级，其中0级最高，3级最低。0级一般为操作系统的 核心程序使用。只有当现行任务的特权级高于或等于此时 IOPL级别时，CPU对此设备的I/O操作才可以执行。
(4) 采用多种总线连接方式，其内部数据总线有32位、64位和128位 ，分别用于不同单元之间的数据通路，大大加快了数据处理速度，防 止总线“瓶颈”效应的产生。
(5) 80386的6个独立部件口部件BIU 2.指令预取部件IPU 3.指令译码部件IDU 4.控制部件CU(Control Unit) 5.整数部件IU（Integer Unit）