D触发器构成的余3码计数器数电课设报告 23
D触发器电路设计及计数器设计-文档资料
数工作情况。 3）动态观察波形 将时钟脉冲接自连续脉冲，用示波器观察且
记录“分”或“时”计数电路中的时钟脉冲及计数器各输出 波形。
设计简易数字钟 —74LS161芯片介绍
Vcc QCC Q0 Q1 Q2 Q3 CTr LD 16 15 14 13 12 11 10 98
0
d
1
1
0
1
e
1
1
1
0
f
1
1
1
1
5V
Vcc QCC Q0 Q1 Q2 Q3 CTr LD 16 15 14 13 12 11 10 98
QCC Q0 Q1 Q2 Q3 E r
CR
74LS161 LD
CP D0 D1 D2 D3 EP
1 23
CR CP D0
4 5 6 7 88 D1 D2 D3 CTP 地
Q0
SD DQ
CP Q RD
Q1
SD DQ
CP Q RD
Q2
SD DQ
CP Q RD
时序电路调试技巧—静态调试
静态调试是时钟输入端加单步脉冲，同时根据状态转移 的要求合理设置输入信号值，遍历时序电路的全部状态，来 验证电路的结果是否符合要求，发现和确定故障点的调试方 法。常用的调试步骤如下： 1、把经过消抖处理的手动单次脉冲发生器输出端连接到电路
QCC Q0 Q1 Q2 Q3 E r
CR 74LS161（个位）LD
CP D0 D1 D2 D3 EP
1 23
CR CP D0
4 5 6 7 88 D1 D2 D3 CTP 地
5V
Vcc QCC Q0 Q1 Q2 Q3 CTr LD 16 15 14 13 12 11 10 98
电子技术实验报告(数电部分)
电气与电子信息工程学院实验报告课程名称：电子技术实验（数电部分）专业名称：班级：学号：姓名：湖北理工学院电气与电子信息工程学院实验报告规范实验报告是检验学生对实验的掌握程度，以及评价学生实验课成绩的重要依据，同时也是实验教学的重要文件，撰写实验报告必须在科学实验的基础上进行。
真实的记载实验过程，有利于不断积累研究资料、总结研究实验结果，可以提高学生的观察能力、实践能力、创新能力以及分析问题和解决问题的综合能力，培养学生理论联系实际的学风和实事求是的科学态度。
为加强实验教学中学生实验报告的管理，特指定湖北理工学院电气与电子信息工程学院实验报告规范。
一、每门实验课程中的每一个实验项目均须提交一份实验报告。
二、实验报告内容一般应包含以下几项内容：1、实验项目名称：用最简练的语言反映实验内容，要求与实验课程安排表中一致；2、实验目的和要求：明确实验的内容和具体任务；3、实验内容和原理：简要说明本实验项目所涉及原理、公式及其应用条件；4、操作方法与实验步骤：写出实验操作的总体思路、操作规范和操作主要注意事项，准确无误地记录原始数据；5、实验结果与分析：明确地写出最后结果，并对实验得出的结果进行具体、定量的结果分析，说明其可靠性；6、问题与建议（或实验小结）：提出需要解决问题，提出改进办法与建议，避免抽象地罗列、笼统地讨论。
（或对本次实验项目进行总结阐述。
）三、实验报告总体上要求字迹工整，文字简练，数据齐全，图标规范，计算正确，分析充分、具体、定量。
四、指导教师及时批改实验报告，并将批改后的报告返还学生学习改进。
五、实验室每学期收回学生的实验报告，并按照学校规章保存相应时间。
实验报告实验项目名称：逻辑门电路逻辑功能的测试同组人：实验时间：实验地点：指导教师：一、实验目的1、熟悉数字逻辑实验箱的结构、基本功能和使用方法。
2、掌握常用非门、与非门、或非门、异或门的逻辑功能及其测试方法。
二、实验主要仪器与设备三、实验预习要求做实验前必须认真复习数字逻辑实验箱、数字万用表、芯片CC4011、CC4030、CC4000的有关内容。
组成原理课程设计任务书--余三码十进制加法器
四、时间安排
12月31日：Quartus II的安装及使用
1月4日：具体电路设计
1月5日：利用Quartus II进行电路设计和仿真
1月6日：调试，撰写课程设计说明书，答辩
系（教研室）主任签字：2012年1月9日
《计算机组成原理》课程设计任务书
器单元电路的设计与实现
指导教师
答疑教师
设计时间
设计要求
一、设计目的
1．对已学过的组成原理知识知识进行综合运用；
2．能按要求设计出具有一定功能的逻辑电路。
二、设计任务
1、已知余三编码由四位二进制组成，2十进制一位数的余三码进行相加要对最后的运算结果进行调整，若结果无进位，则从和数中减去3，若结果有进位，则在和数中加上3，设计具有此功能的加法逻辑电路。
2、利用Quartus II完成电路图的绘制，选择合适的逻辑电路和芯片。
3、对所设计的电路分析其性能优劣，并与所熟悉的其他电路做比较，总结各自优缺点。
4、利用软件进行仿真。
三、知识点掌握
掌握基本二进制加法器的逻辑电路；
利用已知的二进制加法器设计具有其他功能的逻辑电路。
掌握基本进位链的使用；
巩固计算机中减法是由加负数补码来实现的规则；
D触发器实验报告
深圳大学实验报告
课程名称：VHDL数字电路设计教程
实验项目名称：异步复位D触发器设计及实现
学院：信息工程学院
专业：电子信息工程
指导教师：邓小莺
报告人：陈林泳学号：2011130101 班级：电子1班实验时间：2013.4.11
实验报告提交时间：2013.4.19
教务部制
实验目的与要求：
1.熟悉Xilinx ISE软件的使用；
2.掌握基本的VHDL语言，并进行简单的程序编写；
3.用VHDL语言设计编写同步与异步复位的D触发器，指出其区别，并用软件仿真出波形及基本电路设计图；
4.分析异步复位D触发器与同步复位D触发器的不同，并在波形上比较指出。
方法、步骤：
1.点击图标，运行Xilinx ISE软件，新建文件并保存。
2.编写程序，检验无误后，进行仿真。
3.仿真出波形，并进行相关的比较。
4.运行获得设计完成的电路。
实验过程及内容：
1.异步复位D触发器程序（1）程序编写：
（2）仿真波形：
（3）设计电路
2.同步复位D触发器程序（1）程序编写：
（2）仿真波形
（3）设计电路
同步D触发器跟异步D触发器的异同：
同步复位，就是即使复位信号有效，如果时钟脉冲边沿未到来，触发器也不会复位。
异步复位则不同，一旦复位信号有效，不管时钟脉冲边沿有没有到来，触发器就立即复位。
指导教师批阅意见：
成绩评定：
指导教师签字：
年月日备注：
注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。
D触发器设计实验报告
reg RD;
reg CP;
// Output
wire QN;
wire Q;
// Bidirs
always #50 CP= ~CP;
always #20 D = {$random}%2;
// Instantiate the UUT
D_top UUT (
.SD(SD),
.QN(QN),
.Q(Q),
end
// `endif
endmodule
输出波形图：
五、课后思考题
1、异步时序逻辑电路与同步时序逻辑电路有何区别？
答：对于同步时序逻辑电路，因为时钟脉冲对电路的控制作用，所以无论输入信号时电平信号还是脉冲信号，对电路引起的状态响应都是相同的。
而对于异步时序逻辑电路，电路中没有统一的时钟脉冲信号同步，电路状态的改变是外部输入信号变化直接作用的结果；在状态转移过程中，各存储元件的状态变化不一定发生在同一时刻，不同状态的维持时间不一定相，并且可能出现非稳定状态。对输入信号的形式有所区分，输入电平信号与脉冲信号，对电路引起的状态响应是不同的
如下图1所示：
输入CLR为清0端，信号LD为置数端，将A、B、C、D的输入值送到计数器中，并立即在QA、QB、QC、QD中输出。输入信号M为模式选择端，当M=1时加1计数，当M=0时减1计数。CP端输入一个上升信号时进行一次计数，计数有进位/借位时，Qcc端输出一个负脉冲。
三、实验过程
1、启动ISE集成开发环境，创建工程并输入设计源文件。
output b ;
reg b ;
reg [31:0] cnt ;
reg clkout ;
always @ ( posedge clk or negedge rst )
d触发器实验报告
d触发器实验报告D 触发器实验报告一、实验目的1、深入理解 D 触发器的工作原理和逻辑功能。
2、掌握 D 触发器的特性测试方法。
3、学会使用实验仪器和设备进行电路搭建和测试。
二、实验原理D 触发器是一种具有存储功能的逻辑单元，它在数字电路中有着广泛的应用。
D 触发器的特点是在时钟脉冲的上升沿或下降沿，将输入的数据（D 端）存储到输出端（Q 端）。
其逻辑表达式为：Q(n+1) ＝ D （在时钟上升沿或下降沿时）D 触发器通常由门电路组成，常见的有基于与非门的实现方式。
三、实验设备与材料1、数字电路实验箱2、 74LS74 双 D 触发器芯片3、示波器4、直流电源5、逻辑电平测试笔6、若干导线四、实验内容及步骤（一）测试 D 触发器的逻辑功能1、按照实验箱的说明，将 74LS74 双 D 触发器芯片插入合适的插槽。
2、连接电路，将 D 端分别接高电平和低电平，时钟端（CLK）接入脉冲信号，使用逻辑电平测试笔观察 Q 端和\（＼overline{Q}＼）端的输出电平。
3、记录不同输入情况下的输出结果，验证 D 触发器的逻辑功能。
（二）观察 D 触发器的状态转换1、将 D 端接一个可手动控制的电平开关，CLK 端接入连续的时钟脉冲。
2、通过示波器观察 Q 端的波形，观察在不同 D 输入时，Q 端的状态转换情况。
（三）构建一个简单的计数器1、使用两个 D 触发器串联，构成一个 2 位二进制计数器。
2、输入时钟脉冲，观察计数器的计数过程，验证其功能。
五、实验数据记录与分析（一）逻辑功能测试数据｜ D 输入｜ CLK 脉冲｜ Q 输出｜＼（＼overline{Q}＼）输出｜｜｜｜｜｜｜ 0 ｜上升沿｜ 0 ｜ 1 ｜｜ 0 ｜下降沿｜ 0 ｜ 1 ｜｜ 1 ｜上升沿｜ 1 ｜ 0 ｜｜ 1 ｜下降沿｜ 1 ｜ 0 ｜从上述数据可以看出，D 触发器在时钟脉冲的上升沿或下降沿，能够准确地将 D 端的输入存储到 Q 端，符合其逻辑功能。
数字电路实验报告-用D触发器设计三位二进制加法计数器
电学实验报告模板实验原理1．触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP = 1时，输出与输入之间通道“透明”，输入信号的任何变化都能引起输出状态的变化。
当CP = 0时，输入信号被封锁，输出不受输入影响，保持不变。
（2）边沿触发方式边沿触发方式的特点是：仅在时钟CP信号的上升沿或下降沿才对输入信号响应。
触发器的次态仅取决于时钟CP信号的上升沿或下降沿到达时输入端的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出端状态没有影响。
2. 边沿触发器（1）边沿D触发器图1 上升沿触发D触发器图1所示为上升沿触发D触发器的逻辑符号。
上升沿触发D触发器的特性表如表1所示。
表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1) = D1.同步触发器的异步置位复位端电平触发器和边沿触发器都在CP时钟信号的控制下工作，这种工作方式称之为“同步”。
也把这类触发器称为同步触发器，以区别于基本RS触发器。
在小规模集成电路芯片中，触发器既能同步工作，又兼有基本RS触发器的功能。
例如。
图2所示的触发器。
这是上升沿触发D触发器，其中，SD(-)和RD(-)是异步置位复位端。
只图2 带有异步置位复位端的D触发器要在SD(-)或RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信号CP和输入信号D的控制。
只有当SD(-)或RD(-)均处于高电平时，触发器才正常执行上升沿触发D触发器的同步工作功能。
实验仪器实验内容及步骤1.测试双D触发器74LS74的逻辑功能（1）74LS74引脚图图3 74LS74引脚图图3所示为集成电路芯片74LS74的引脚图。
芯片包含两个带有异步置位复位端的上升沿D触发器。
（1）测试74LS74的逻辑功能图4 测试74LS74的逻辑功能实验电路按照图4连接电路。
D触发器的Q和Q(-)（芯片5和6号引脚）各接一个发光二极管用以观察触发器的输出逻辑电平。
按照上面测试74LS112的逻辑功能同样的方法和步骤，测试74LS74的逻辑功能，将实验数据记录在表2。
d触发器实验报告
d触发器实验报告D触发器实验报告引言：D触发器是数字电路中常用的一种时序电路元件，其具有存储和传输数据的功能。
本实验旨在通过搭建和测试D触发器电路，加深对该元件的理解，并验证其工作原理。
实验目的：1. 了解D触发器的基本原理和功能；2. 掌握D触发器的搭建方法；3. 验证D触发器在不同输入条件下的工作特性。
实验器材：1. 数字电路实验箱；2. 7400系列集成电路芯片；3. 电压源、示波器等实验设备。
实验步骤：1. 搭建D触发器电路：根据实验箱上的示意图，连接集成电路芯片，将D触发器电路搭建好。
2. 输入电路设计：设计一个简单的输入电路，用于改变D触发器的输入值。
可以使用开关、按钮或者信号发生器等。
3. 测试触发器的工作特性：a. 设置输入为低电平，记录输出状态；b. 将输入切换为高电平，观察输出状态是否发生变化；c. 连续改变输入电平，观察输出是否跟随变化。
4. 测量触发器的时序特性：a. 使用示波器测量D触发器的输入和输出波形；b. 记录并分析触发器的延时时间、上升/下降时间等参数。
实验结果与分析：通过实验，我们得到了D触发器在不同输入条件下的工作特性。
在输入为低电平时，输出保持不变；当输入切换为高电平时，输出状态发生改变。
这说明D 触发器具有存储和传输数据的功能。
同时，我们还测量了触发器的时序特性，得到了一些重要的参数。
讨论与总结：D触发器是数字电路中重要的时序元件，广泛应用于计算机、通信等领域。
通过本次实验，我们深入理解了D触发器的工作原理和特性。
同时，我们也发现了一些问题和改进的空间，例如触发器的响应时间较长，可以尝试优化电路设计以提高性能。
结语：通过本次实验，我们成功搭建和测试了D触发器电路，并验证了其工作原理。
这对于我们进一步理解数字电路和时序电路的原理和应用具有重要意义。
希望通过今后的实验和学习，我们能够更深入地探索和应用这些知识，为科学技术的发展做出贡献。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
D触发器构成的余3码计数器1.绪论随着当代电子信息技术的发展，计数器被广泛运用于各个系统。
在我的生活当中随处可以接触到有关的电子类产品，例如简单的计数系统，传呼系统与通讯系统。
数字电子技术课程设计作为集中实践性教学环节，是在“模拟电子技术”课程之后集中安排的重要实践性教学环节。
我们运用所学到的知识，动手又动脑，在老师的指导下，通过某一专题独立的开展电子电路的设计与实验，培养我们分析，动手解决实际电路问题的能力。
它是我们电类专业的学生必须进行的一种综合性训练。
本次课程设计加深了我们对所学理论知识的理解，并能将其熟练运用，做到理论与实际相结合。
通过对电路的分析与实现，培养了我们学生的自主学习与分析能力，相信每个同学都会在这个课程设计之后都会为将来的学习，毕业设计以及工作打下坚实的基础。
从课程设计出发，通过各个设计环节的工作达到以下的要求:第一，让学生初步掌握电子线路的实验，设计方法。
即学生根据设计要求和性能参数，查阅文献资料，并收集，分析类似电路性能，并通过组装调试等实践活动，是电路达到性能指标。
第二，课程设计为以后的毕业设计打好基础。
毕业设计是系统的工程设计实验，而课程设计的着眼点是让学生开始从理论学习的轨道上逐渐引向实际运用，从已学过的定性分析，定量计算的方法，逐步掌握工程设计的步骤和方法，了解科学实验的程序和实施方法。
第三，培养勤于思考的习惯，通过设计与制作类似电子产品，增强学生对于这方面的学习兴趣与自信心。
本次课程设计以数字电子技术为基本理论基础，着重掌握电路的设计调试方法。
本课程设计应满足以下要求：（1）综合运用数字电子技术课程中所学的理论知识独立完成一个实际应用电路的设计。
（2）通过查阅各个参考文献资料，培养独立分析与解决问题的能力。
（3）熟悉常用元器件的类型与特性，并掌握合理选用原则。
（4）掌握在软件中电子电路的安装与调试。
（5）学会撰写课程设计论文。
（6）培养严肃认真的工作学习作风与严谨的科学态度。
（7）由于课程实验是分组完成，所以培养团队协作能力尤为重要。
2设计目的及要求2.1设计目的本次课程设计题目为用D触发器设计出一个余3码计数器，通过在课堂的学习我们可以知道，余3码为几种常用的BCD码的编码方式，是一种四位二进制数，它是每个8421BCD 码的每个码组加3（0011）形成的。
在设计过程中，首先需要对数字电路概念有清晰的了解，并清楚的明白所做课程设计的最终目的，即完成电路设计。
此课程设计的最终目的即为，用D触发器设计余3码计数器，期间，也要达到以下目的，熟悉时序逻辑电路的设计方法，用D触发器与各个门电路组成余3码计数器，学会在Multisim11.0软件中进行电路模拟与仿真。
2.2设计要求（1）通过查阅资料，了解D触发器的主要作用与各个性能，对各个元器件的作用有初步了解。
（2）了解各个门电路的作用和连接方法，对所计算的真值表，状态图进行处理，写出各个输入端的激励方程，画出逻辑图，检查是否具有自启动功能，在确定各个输入端输入方程后即可以连线完成。
（3）设计电路应满足最基本设计要求，可以完成计数功能，并满足余3码显示规则。
（4）在Mulsitim软件中进行元件连接，并对连接好的电路进行仿真模拟，观察连接的晶体管的数据显示。
设计出的电路完成模拟即可以完成实验。
3设计电路设计电路是这次课程设计的主要任务，对电路的理解与分析是此次课程设计的重中之重，对于电路的整体思想把握是能否成功的关键。
3.1电路分析这次需要设计的是D触发器构成的余3码计数器，所以我们需要对D触发器有基本的了解和认识，并且对余3码也需要熟悉。
因为余3码为基本四位二进制的码，而且每个D 触发器只能储存一位二进制数，所以我们综合需要采用四个基本D触发器进行电路设计，对于每个D触发器的输入端，我们要进行确切计算。
首先，我们要将正确的真值表写出来，其次根据真值表把卡诺图表达出来，通过卡诺图画出卡诺圈，然后就可以写出电路的激励方程，最后根据激励方程可以计算出不描述的多余的状态，可见其电路具有自启动功能。
我们可通过激励方程确定D触发器输入端的输入源，而后就可以进行电路的初步连接了。
下面是我们的具体计算过程：（1）做出相应的余3码BCD计数器状态转移图（图1）：Q3 Q2 Q1 Q0 Q3n+1 Q2n+1Q1n+1 Q0n+10 0 1 1 0 1 0 00 1 0 0 0 1 0 10 1 0 1 0 1 1 00 1 1 0 0 1 1 10 1 1 1 1 0 0 01 0 0 0 1 0 0 11 0 0 1 1 0 1 01 0 1 0 1 0 1 11 0 1 1 1 1 0 01 1 0 0 0 0 1 11 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 0图 1（2）根据图1的状态转移图，我们即可以的出各个卡诺图（图2）：Q1Q0 Q3Q 2 00 01 11 10 （Q3n+1）Q1Q0 Q3Q 2 00 01 11 10(Q2n+1)00 * 0 0 1 00 * 1 0 001 * 0 * 1 01 * 1 * 011 0 1 * 1 11 1 0 * 110 * 0 * 1 10 * 1 * 0Q1Q0Q3Q 2 00 01 11 10（Q1n+1）Q1Q0Q3Q 2 00 01 11 10（Q0n+1）00 * 0 1 0 00 * 1 1 101 * 1 * 1 01 * 0 * 011 0 0 * 0 11 0 0 * 010 * 1 * 1 10 * 1 * 1图 2图2 即为所有卡诺图，根据卡诺图我们可以画出卡诺圈，而后便能写出整个电路的激励方程，D0=Q0，D1=Q3Q2Q1+Q1Q0+Q1Q0，D2=Q3Q2Q1+Q2Q1Q0+Q2Q1Q0，D3=Q3Q2+Q2Q1Q0。
通过电路的激励方程我们便可以求出其他的多余六种状态（图3）：Q3Q2Q1Q0Q3n+1Q2n+1Q1n+1Q0n+11 1 0 1 0 0 1 01 1 1 0 0 0 1 11 1 1 1 0 0 0 00 0 0 0 0 0 0 10 0 0 1 0 0 1 00 0 1 0 0 0 1 1图 3由图3我们可以看到状态表可以构成循环，即电路具有自启动功能。
所以通过我们的各个计算得出的激励方程，能够确定电路的输入端接口。
在对电路完成整体分析之后，我们接下来就可进行电路图的基本设计。
3.2电路图设计在以上的计算中，我们得出了各个输入端口的激励方程，在知道激励方程后我们就可以进行电路软件模拟实验。
在软件中通过各个门电路，我们就可以完成连线，选好四个D触发器后我们能通过激励方程连好以下的基本电路（图4）：图 4在连接完基本电路后，我们需要对电路进行完整性设计，cp端接入时钟控制信号，并接地，将输出端接出连接到一个晶体管上，这样就可以观察到输出信号，得到一个完整的D 触发器构成的余3码计数器（图5）：图 5以上即为整个电路的原理和设计过程，在Mulsitis11.0的软件中进行电路仿真与模拟可以对设计好的电路完成检验。
电路设计整体完成。
4结论总结通过两周的数字电路课程设计，我们将上课没有搞明白的各个方面都已经熟记于心，对于数字电路设计的核心思想也都有了深刻体会。
开始对D触发器的各个功能都没有熟练操作与了解，在这次设计之后不仅对D触发器有了更深的认识，同时对于余3码的技术方式也有了深刻的了解。
通过我们设计的电路完成了题目的要求，用四片D触发器构成了一个余3码计数器。
在Mulsitim11.0软件中，对电路的连接也是很考察动手操作能力的，对电路的各个元件的了解也是十分重要的，对元器件的性能掌握可以让我们更加快速并且准确的完成电路的设计与连接。
与此同时，之前的计算，对于状态表的完成，激励方程的计算都是十分重要的。
整体来说这一次的数字电路课程设计对我们的作用与意义是十分重要的，不仅锻炼了我们的思维能力还锻炼了我们亲自动手解决问题的能力，学到了很多东西。
5收获心得在本次课程设计过程中，经常会遇到这样或那样的状况，就是心里老想着这样的接法可以行得通，但实际接上电路总是实现不了，因此在这上面用去的时间用去很多。
我觉得做课程设计同时也是对课本知识的巩固与加强，由于课本上的知识太多，平时课间的学习并不能很好地理解并运用各个元器件的功能，而且考试内容有限，所以在这次课程设计过程中，我们了解了很多元器件的功能，并且对于其在电路中的使用有了更多的认识。
平时看课本时，很多问题老是弄不清楚，做完课程设计，很多问题就迎刃而解了。
而且还可以记住很多东西。
比如一些芯片的功能，通过自己亲自动手实践我们对各个元件印象深刻。
认识来源于实践，实践是认识的动力和最终目的，所以期末之后的这次课程设计对我们的作用是非常大的。
经过两个星期的学习与实践，过程曲折可谓一语难尽。
在此期间我们也失落过，也曾一度激情高涨。
从开始满腹盛情到最后汗水背后的复杂心情，点点滴滴无不令我回味无长。
生活就是这样，汗水预示着结果也见证着收获。
劳动是生活永恒不变的话题。
通过这次课程设计，我才真正领略到了“艰苦奋斗”这个词的真正含义，我才意识到老一辈电子设计者为我们社会的付出。
我想说，设计确实辛苦，但也苦中有乐，在如今单一的理论学习中，很少有实践的机会，通过这次团队的课程设计我和同学的距离更近了一步，我们相互帮助，默契配合，有说有笑，一起努力。
但我们看到所作出的结果时，心中也免不了产生兴奋。
也许有人不喜欢这种工作，但我们认为无论做什么只要有意义就是好的。
社会需要我们，我们也可以为社会而工作。
既然如此，那还有什么必要失落呢？于是我们决定沿着自己的路，执着的走下去。
同时我们的工作是一个团队的工作，所以这次课设离不开个人，更离不开团队，团队协作是我们做出结果，走向成功的重要保证。
这次课程设计对我们来说是非常宝贵的，不仅只是收获很多，而且精神收获更多，对我们的大学生活是非常宝贵的，而且是我们每个人的一份美好回忆。
通过这次课程设计我懂得了理论与实际相结合是非常重要的，只有理论知识是远远不够的，只有把理论知识与实际相结合，从理论中得出结论才能真正为社会做出贡献，从而来提高自己的动手能力和独立思考的能力。
这次设计可以说是困难重重，难免遇到各种各样的问题，同时也发现了自己的种种不足，对以前学习的知识理解的不够深刻，掌握的不够牢固。
这课程设计终于顺利的完成了，在设计上遇到很多专业的知识，最后在老师的指导与同学的帮助之下所有问题迎刃而解了。
在此对老师和帮助过我的同学表示衷心的感谢！此次课程设计，学到了很多课本里学不到的知识，比如独立思考解决问题，出现差错随机应变，与人合作共同提高，都受益匪浅。
在此，再次感谢老师的帮助与其他各组同学的无私帮助！6参考文献[1] 彭介怀，电子技术课程设计，高等教育出版社，2003。