四位二进制全加器设计
实验四 四位二进制全加器
实验序号实验题目四位二进制全加器实验时间实验室1．实验元件（元件型号；引脚结构；逻辑功能；引脚名称）1.SAC-DS4数字逻辑电路实验箱 1个2.万用表 1块3.74LS283 四位二进制全加器1片74LS283 四位二进制全加器引脚结构及逻辑功能2．实验目的1、掌握中规模集成电路四位全加器的工作原理及其逻辑功能。
2、学习全加器的应用。
3．实验电路原理图及接线方法描述：（1）74LS283四位全加器实验电路图（2）用74LS283四位全加器实现BCD码到余3码的转换实验电路图4．实验中各种信号的选取及控制（电源为哪些电路供电；输入信号的分布位置；输出信号的指示类型；总结完成实验条件）（1）用开关按表下图设置输入A1-A4、B1-B4、C0的状态，借助指示灯观测输出F1-F4、C4的状态。
（2）将每个BCD码加上0011，即可得到相应的余3码。
故应按下图接线。
5．逻辑验证与真值表填写（1）74LS283四位全加器真值表输入输出A4 A3 A2 A1B4 B3 B2 B1C0F4 F3 F2 F1C40 0 0 1 0 0 0 1 1 0 0 1 1 00 1 0 0 0 0 1 1 0 0 1 1 1 01 0 0 0 0 1 1 1 1 0 0 0 0 11 0 0 1 1 0 0 0 0 0 0 0 1 11 0 1 1 0 1 0 1 1 0 0 0 1 11 1 0 0 0 1 1 0 0 0 0 1 0 11 1 0 1 0 1 0 0 1 0 0 1 0 11 1 1 1 1 1 1 1 0 1 1 1 0 1（2）用74LS283四位全加器实现BCD码到余3码的转换真值表输入BCD码输出余3码B4 B3 B2 B1 F4 F3 F2 F10 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 06．实验总结（安全事注意项，操作要点，实验结果分析）注意事项：1、连接线路时要关闭电源，检查电路连接无误后方可打开电源。
实验四 四位二进制全加器
3．实验设备及材料
2.SAC-DS4数字逻辑电路实验箱 1个
3.万用表1块
4.74LS283 四位二进制全加器1片
4．实验方法步骤及注意事项
用开关按表8-1设置输入A1-A4、B1-B4、C0的状态，借助指示灯观测输出F1-F4、C4的状态，并记入表8-1中。
表8-1
输 入
输 出
A4A3A2A1
本科学生实验报告
学号姓名
学院物理与电子信息学院专业、班级10物理A
实验课程名称数字电路技术试验
教师及职称张超（讲师）
开课学期2012至2013学年上学期
填报时间2012年09月日
云南师范大学教务处编印
实验序号
4
实验名称
四位二进制全加器
实验时间
2012.10.9
实验室
同析3幢215
一．实验预习
1．实验目的
2、74LS283四位全加器特性函数
教师评语及评分：
签名：年月日
B4B3B2B1
C0
F4F3F2F1
C4
0 0 0 1
0 0 0 1
1
0 1 0 0
0 0 1 1
0
1 0 0 0
0 1 1 1
1
1 0 0 1
1 0 0 0
0
1 0 1 1
0 1 0 1
1
1 1 0 0
0 1 1 0
0
1 1 0 1
0 1 0 0
1
1 1 1 1
1 1 1 1
0
利用开关输入BCD码，借助指示灯观测输出的余3码，填入表8-2中。
0 1 0 1
0 0 1 1
0 1 1 0
4位2进制全加器仿真电路
4位2进制全加器仿真电路
4位2进制全加器仿真电路是一种电路设计，用于将两个二进制数相加，并输出其和。
这种电路通常由多个逻辑门组成，包括与门、或门
和异或门等。
在这个电路中，每个二进制位都被视为一个单独的电路，并且每个电路都可以独立地进行计算。
在这个电路中，每个二进制位都有三个输入：两个输入位和一个进位位。
输出也有两个：一个和位和一个进位位。
进位位是由前一位的计
算结果和当前位的输入位共同决定的。
因此，这个电路需要一个额外
的输入，即进位位，以确保正确的计算结果。
为了实现这个电路，我们需要使用逻辑门。
与门用于计算进位位，或
门用于计算和位，异或门用于计算进位位和和位之间的差异。
这些门
可以通过布尔代数表达式来表示，然后转换为逻辑门电路。
在这个电路中，我们需要使用四个单独的2位全加器电路，每个电路
都可以独立地进行计算。
这些电路可以通过级联连接来实现4位2进
制全加器电路。
在级联连接中，每个电路的输出都被连接到下一个电
路的输入，以便在整个电路中进行计算。
最终，这个电路将输出一个4位二进制数，表示两个输入数的和。
这
个电路可以用于许多应用，包括计算机中的算术运算和数字信号处理中的滤波器设计等。
总之，4位2进制全加器仿真电路是一种重要的电路设计，用于将两个二进制数相加。
这个电路由多个逻辑门组成，包括与门、或门和异或门等。
这个电路可以用于许多应用，包括计算机中的算术运算和数字信号处理中的滤波器设计等。
4位加法器的设计原理
4位加法器的设计原理四位加法器是一种数字电路，用于实现四位二进制数的加法运算。
它由多个逻辑门组成，主要包括四个全加器、一个四路二选一选择器和一个四位二进制数输出。
在四位加法器中，每个全加器都负责计算两个输入位和上一位的进位的和。
全加器的原理是采用异或门（XOR）、与门（AND）和或门（OR）的组合。
具体来说，全加器有三个输入端，分别是两个输入位（A和B）和上一位的进位（Cin），两个输出端，分别是当前位的和（S）和当前位的进位（Cout）。
全加器的计算公式如下：S = (A XOR B) XOR CinCout = AB + (A XOR B)Cin其中，“XOR”代表异或操作，“AND”代表与操作，“OR”代表或操作。
全加器的设计原理是基于四位二进制数的加法运算规则。
在四位加法过程中，每一位的和由该位的两个输入位和上一位的进位确定。
进位则与上一位的输入位和上一位的进位有关。
因此，通过级联四个全加器，就可以实现四位加法运算。
除了四个全加器以外，四位加法器还包括一个四路二选一选择器。
这个选择器根据一个控制信号选择输出。
四位加法器的输出是一个四位二进制数，可以选择以原码、反码或补码的形式输出。
通过选择器的控制信号，可以选择输出形式。
四位加法器的工作原理是：首先，将四个输入数两两相加，得到每一位的和，以及进位。
然后，将每一位的和通过四个全加器计算得到最终的和，同时将进位以及控制信号传递给选择器。
最后，选择器选择要输出的结果。
总结来说，四位加法器是基于全加器的构建的数字电路，可以实现四位二进制数的加法运算。
它的设计原理是根据四位二进制数加法的规则和全加器的计算公式，通过级联四个全加器，并通过选择器控制输出形式，实现四位二进制数的加法运算。
4bitalu加法器工作原理
4bitalu加法器工作原理
4位二进制加法器（4-bit binary adder）是一种电子电路，用于将两个4位二进制数相加。
最常见的4位二进制加法器是基于全加器（Full Adder）的设计。
以下是4位二进制加法器的工作原理：
输入：
4位二进制加法器有两个4位的输入，通常表示为A和B。
每一位都可以是0或1。
全加器：
4位二进制加法器由4个全加器组成，每个全加器都用于处理对应位的加法。
全加器的结构：
每个全加器包括三个输入：A的对应位（Ai）、B的对应位（Bi）和前一位的进位（Ci-1）。
输出包括两个部分：当前位的和（Si）和传递到下一位的进位（Ci）。
第一位的处理：
第一位的全加器只有两个输入，即A0和B0，因为没有前一位的进位。
输出为第一位的和（S0）和传递到第二位的进位（C1）。
中间位的处理：
对于中间的三位，每个全加器都有三个输入（Ai、Bi、Ci-1）和两个输出（Si、Ci）。
输出的和（Si）作为当前位的二进制和。
输出的进位（Ci）传递到下一位的进位输入（Ci-1）。
最后一位的处理：
最后一位的全加器输出的和（S3）和进位（C4）即为4位二进制数相加的结果。
进位检测：
如果最后一位的全加器输出的进位（C4）为1，则表示溢出。
输出：
4位二进制加法器的输出为一个4位的二进制数，其中每一位都是相应位的和。
总体而言，4位二进制加法器通过级联多个全加器，逐位相加并处理进位，实现对两个4位二进制数的加法运算。
这种结构也可以扩
展到更多位数的二进制加法器。
四位二进制超前进位全加器
•超前进位加法原理
A0 B0
C-1 A0 B0 A1 B1
C-1 A0 A1B0 B1 A2 B2 C-1 A0 A2 B0 B2 A3 B3 C-1 A0 A3 B0 B3
……
…
…
0 C-1 FA0
C0 进位逻辑
C0 FA1
C1 进位逻辑
C1 FA2
C2 进位逻辑
C2 FA3
C3 进位逻辑 C3
S0
0
C0
C1
C2
C3
C-1
FA0
FA1
FA2
FA3
S0
S1
S2
C3
S3
CO ∑
CI CI
CI
A3 B3
C2
S2
CO ∑
CI CI
CI
A2 B2C1S1Fra bibliotekCO ∑
CI CI
CI
A1 B1
所求结果为：C3S3S2S1S0
S3
C0
S0
CO ∑
CI CI
CI
A0 B0
C0-1
超前进位全加器-----74LS283
S1
S2
S3
• 进位输入是由专门的“进位逻辑门”来提供 • 该门综合所有低位的加数、被加数及最低位进位输入
超前进位加法器使每位的进位直接由加数和被加数产生， 而无需等待低位的进位信号
Si Ai Bi Ci1 Ci Ai Bi AiCi1 BiCi1
定义两个中间变量Gi和Pi ： Gi= AiBi ……产生变量 Pi= Ai＋Bi ……传输变量 Ki= GiPi = Ai ⊕Bi ……中间变量
全加器真值表
输入端：Ai、Bi、Ci-1
4位二进制并行加法器的设计
实验一4位二进制并行加法器的设计1.实验目的：（1）学习使用Quartus II软件的基本用法（2）了解和掌握VHDL语言的语法规则和编程方法及基本流程（3）了解VHDL语言的基本结构2.实验内容用VHDL语言设计一4位二进制并行加法器。
参考设计思路：加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。
多位加法器的构成有两种方式：并行进位和串行进位方式。
并行进位加法器设有进位产生逻辑，运算速度较快；串行进位方式是将全加器级联构成多位加法器。
并行进位加法器通常比串行级联加法器占用更多的资源。
随着位数的增加，相同位数的并行加法器与串行加法器的资源占用差距也越来越大。
因此，在工程中使用加法器时，要在速度和容量之间寻找平衡点。
实践证明，4位二进制并行加法器和串行级联加法器占用几乎相同的资源。
这样，多位加法器由4位二进制并行加法器级联构成是较好的折中选择。
3.实验要求（1）编写VHDL程序（2）记录系统仿真，画出时序图（3）记录实验过程中遇到的问题及解决办法4.程序设计5.生成RTL电路图6.仿真波形7.实验心得本周的实验是我学习该门课程进行的第一次实验，在实验过程中遇到了很多问题，比如：对Quartus II软件不熟悉，而且全是英文状态，不会使用软件的功能；编写程序时，多次报错，各种各样报错；编写程序完成后，成功编译了，但不会对仿真赋值等。
最后，我通过反复观看老师发的实验操作案例，并通过百度搜索相关的操作流程，翻阅教科书查找相关的解决方案。
第一次实验难免会遇到困难，最后经过我的不懈努力，终于把问题解决了，实验也很成功。
四位二进制加法器的设计
长安大学电子技术课程设计四位二进制加法器专业班级姓名指导教师日期四位二进制加法器一、技术要求（1）四位二进制加数与被加数输入（2）二位数码管显示二、摘要理论上，由二进制数算法的运算可知，加、减、乘、除运算都可分解成加法进行运算，而实际上，为了减少硬件复杂性，这些运算基本上也是通过加法来实现的。
此次设计的是简单的四位二进制加法器。
设计中通过不断改变脉冲信号，来控制数码管的显示。
本次设计选择一个超前进位的4位全加器74LS283。
译码器选择五输入八输出的译码器，用二位数码管显示，采用七段显示译码器。
本次设计采用的是共阴极数码管，所以选择74ls48译码器三、总体设计方案论证与选择设计四位二进制加法器，可以选择串行二进制并行加法器，但为了提高加法器的运算速度，所以应尽量减少或除去由于进位信号逐级传递所花费的时间，使各位的进位直接由加数和被加数来决定，而无须依赖低位进位，因而我们选择超前进位的4位全加器74LS283。
设一个n位的加法器的第i位输入为a i、b i、c i，输出s i和c i+1，其中c i是低位来的进位，c i+1（i=n-1，n-2，…，1，0）是向高位的进位，c0是整个加法器的进位输入，而c n是整个加法器的进位输出。
则和s i=a i + b i + c i+a i b i c i (1)进位c i＋1=a i b i+a i c i+b i c i (2)令g i=a i b i，(3)p i=a i+b i, (4)则c i＋1= g i+p i c i (5)只要a i b i=1，就会产生向i+1位的进位，称g为进位产生函数；同样，只要a i+b i=1，就会把c i传递到i+1位，所以称p为进位传递函数。
把(5)式展开，得到c i+1= g i+ p i g i-1+p i p i-1g i-2+…+ p i p i-1…p1g0+ p i p i-1…p0c0 (6)随着位数的增加(6)式会加长，但总保持三个逻辑级的深度，因此形成进位的延迟是与位数无关的常数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组合逻辑电路课程设计
题目：用74ls283构成四位二进制全加/减器
一、设计思路
74ls283为四位加法器，而如果希望进行减法运算，则需要将其转化为加法，而之前学到，二进制运算，一个数减去另一个数，即等于加上其补码。
于是得到如下公式，A-B=A+(-B)=A+B’+1。
将其全部视为加法运算，即一个数加上一个正数或者一个负数，这个数为加数B。
那么，需要将加数增添一位符号位，以区分正负。
因为74ls283芯片的引脚为低位
向正在运算的数的进位，所以可以将其作为加数的符号位。
当其为正数时，输入为0，即计算A+B。
而当加数为负数时候，使其输入为1，并将B取反，再加上进位1，正好与公式相符。
根据以上原理，应用输入作为符号位，进行4位被加（减）数与5位加（减）
数的加法运算。
设A3-A0为被加（减）数，B3-B0为加（减）数，M0为符号位。
当M0为0时表示正数，为1时表示负数。
而当B为负数需要取反时，刚好可以利用异或门的特性来进行，即1异或B等于B’，0异或B等于B即将B的各个数位和M0通过异或门相连，即可以做到负数取反。
二、电路图
如图，输入输出ABC都用LED来指示二进制的数值，开关S2控制A的数值，S1
控制B的数值以及符号位。
BX1指示灯指示的是输入B经过异或门作用后的电平。
三、由于此电路进行的是加法运算，两个加数一共2的9次方中组合，所以真值表又多
又显而易见，此处将不给出。
四、举例演示：
（1）5+6=11
如图拨动开关，A=5，B=6，可见C为11的二进制表示1011。
（2）7-3=4
如图，将M0置为1以表示负数。
BX1表示的是3的反码，在74283中进行了加1的运算即变成了补码，输出结果为0100（2）=4（10）
（3）1000+1000=10000
由于输出只有四位，而1000+1000会产生进位。
而74283的输出有C4引脚，即进位口，所以当结果需要进位时，结果表示为C4引脚即二极管O值为1。
五、结论
以上分析，得知此电路可以进行四位二进制加减法运算，运用集成芯片，运用其已有的功能，可以帮助我们更加轻松的实现电路的设计，可以大大简化过程。