FPGA_ASIC-使用FPGA实现高清晰视频去隔行功能

合集下载

基于Altera FPGA高清晰视频去隔行功能的实现

基于Altera FPGA高清晰视频去隔行功能的实现

基于Altera FPGA高清晰视频去隔行功能的实现引言开发去隔行算法是为了解决一个老问题:模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。

隔行视频是每秒50/60 连续场,每一场只传送一半的扫描行,这些行显示在视频的每一帧中。

对于以前采用阴极射线管(CRT)的显示技术,隔行视频是一种基本压缩方法。

今天,去隔行是重要的视频处理功能,很多系统都需要它。

大部分视频内容采用了隔行格式,而LCD 或者等离子体等所有新出现的显示器几乎都需要逐行视频输入。

但是,去隔行功能本质上非常复杂,没有一种算法能够产生完美的逐行图像。

背景在隔行视频中,一帧视频被分成两场,一场含有偶数行扫描线,一场含有奇数行扫描线。

然而,为了能够在LCD 或者等离子体显示器上显示任意的隔行视频,必须进行去隔行处理。

所有新出现的显示器都是逐行的,每一帧被压缩为一组像素(例如,1920 x 1080)。

图1 显示了一帧中的象素是怎样组成两个场的。

每一场都记录了在时间上分开的象素值。

如果假设每秒30 帧(fps),即每秒60 场,那么,第0 场是在时间t,第1 场是在时间t + 1/60。

由于在略有不同的时间间隔上对场进行记录,因此,无法将两个场连起来为运动视频产生逐行帧。

去隔行技术之所以复杂,是因为需要估算并补偿可能出现的每秒1/60 的运动图像。

基本去隔行技术基本上,去隔行是处理隔行帧流,将其转换为逐行帧流的过程。

两种基本的去隔行方法通常被称为单场插值法和场合并法。

采用单场插值去隔行法,每一场自己可以变成视频帧,因此,29.97-fps 隔行NTSC 剪辑视频流变成了59.94-fps 的逐行帧。

由于每一场只有整个帧一半的扫描线,因此,必须进行插值处理来构成丢失的扫描线。

去隔行的FPGA实现

去隔行的FPGA实现
来 完成 运 动 检测 , 这 样 取 的 点更 多 , 虽 然硬 件上更 为 复杂 , 但 是可 以取 得更 好 的效 果 。具体 步 骤 如 下 : 首先将 F , F 一 : 组成 帧 1 , 然 后
将F 一 , , F 一 组成帧 2 , 然后 两 帧相 减 , 以某 点 为 中心 ,
取5 × 5 邻域的所有点进行统计 , 得到结果 d , 然后 与 预先 设定好 的阈值进 行 比较 , 若 其大 于或 等 于阈值 , 则
判定 为运 动点 , 若 其 小 于 阈值 则 判 定 为 非运 动 点 。 这 里 的 阈值 , 是通 过 在 软件 上 对 大 量 实 际 图像 数 据进 行
入的 , 所 以需 要 不 断地 往 D D R 2中写人 数 据 。同 时后
骤 取 出相关点进行 计算 , 从而得 到丢 失场 的对应 点 。此 模 块 的结果需要 在 F P G A内部进 行一 定行数 的缓 存 , 因 其既要作 为最终结果输 出 , 又要被 运动检测所用 。
2 . 3 . 2 运 动 检 测 部 分
2 . 1 视 频采 集进入
t ‘ g h i
B T 6 5 6是一种标准 的视频 数据格 式 , 完整 的一 帧 图 像数据是 由一个 6 2 5行 、 每行 1 7 2 8个字 节 的数据 块组
图 2 增强 E L A 点示 意 图
成 。其 中 , 2 3~3 1 1行是 偶 场视 频 数据 , 3 3 6~ 6 2 4行 是 奇场视 频数据 , 其余行 为垂 直控制信 号 。为了后续 去 隔 行 的方便运用 , 在这里对 于摄像 头输入 的 B T 6 5 6格式 的
周 文彬 : 去 隔行 的 F P G A 实 现

基于FPGA的视频图像滤波分割方法及实现

基于FPGA的视频图像滤波分割方法及实现

基于FPGA的视频图像滤波分割方法及实现随着计算机技术的不断发展,视频图像处理在各个领域发挥了重要作用,如安防、医疗、电视等。

基于FPGA的视频图像滤波分割方法是一种高效的视频图像处理方法,该方法利用FPGA硬件实现视频图像的滤波和分割,加速处理速度,提高图像质量。

FPGA是一种可编程逻辑器件,具有高速、低功耗、可重构性强等优点,适合用于图像处理。

滤波是图像处理的基本操作之一,用于去除噪声、改善图像质量等。

分割是将图像中的目标与背景分开,是许多图像分析算法的基础。

因此,基于FPGA 的视频图像滤波分割方法对于各种视频图像处理任务都具有重要的意义。

基于FPGA的视频图像滤波分割方法的实现需要完成以下三个步骤:1. 图像获取图像获取可以通过摄像头、图像存储器等设备实现。

在获取图像时要注意设定图像分辨率、帧速率等参数,以保证后续处理效果。

2. 图像滤波图像滤波是一个复杂的过程,常用的滤波器包括高斯滤波、中值滤波等。

其中高斯滤波器是一种线性滤波器,能够通过降低图像中的高频噪声来使图像变得更加平滑。

中值滤波器利用滑动窗口对图像中的像素进行排序,然后将窗口中数值的中位数作为滤波器输出。

这些滤波器的 FPGA 实现可以极大提高图像处理速度和质量。

3. 图像分割图像分割是将图像中的目标和背景分离的过程。

在基于 FPGA 的视频图像滤波分割过程中,常用的方法包括阈值分割、区域生长等。

阈值分割是将像素点根据不同的阈值进行分类,从而实现目标和背景的分离。

区域生长是一种基于灰度值相似度的方法,将像素点按灰度值相似度分为若干区域,从而实现目标和背景的分离。

基于 FPGA 的视频图像滤波分割方法的实现还需要对硬件平台进行设计和优化。

其中,FPGA 逻辑设计包括IP 核的选择、电路连接逻辑的设计等。

优化方法包括权衡计算精度和速度等,以达到最优化的图像处理效果。

综上所述,基于 FPGA 的视频图像滤波分割方法具有高效、快速、高质量的优点,适用于各种视频图像处理任务。

基于FPGA的视频处理系统设计

基于FPGA的视频处理系统设计

基于FPGA的视频处理系统设计随着科技的快速发展,视频技术在人们的日常生活中也得到了广泛的应用。

为了满足不同场景下的需求,高精度、高速度的视频处理系统成为了迫切需要解决的问题。

而基于FPGA的视频处理系统则成为了当下较为常用的一种实现方式。

一、FPGA的优势FPGA(Field Programmable Gate Array)是一种可编程数字电路的芯片。

和传统的ASIC(专用集成电路)相比,FPGA具有以下优势:1. 灵活性高,可以通过重新编程实现改变电路功能。

2. 可以实现高性能计算,处理效率高。

3. 集成度高,可以集成大量外设。

基于FPGA的视频处理系统正是利用了FPGA的优势来实现高效、高精度的视频处理。

二、视频处理系统的核心模块基于FPGA的视频处理系统通常包含以下核心模块:视频输入模块、视频输出模块、视频处理模块和控制模块。

现在我们分别来了解一下每个模块的功能:1. 视频输入模块视频输入模块用于将输入的视频信号转换成数字信号,并对数字信号进行预处理,以满足后续处理的需求。

通常会进行去噪、增强和格式转换等处理。

其中格式转换是非常重要的一步,因为不同的视频源可能采用不同的格式,统一格式可以方便后续处理。

2. 视频输出模块视频输出模块用于将处理好的数字信号转换成模拟信号,并输出到显示器或其他设备上。

在转换前,需要对数字信号进行一定的处理,常见的处理方式包括降噪和增强等。

3. 视频处理模块视频处理模块是整个系统的核心部分,它可以对数字信号进行各种形式的处理,如降噪、增强、滤波、压缩等。

其中压缩是视频处理中最重要的部分之一,因为视频信号通常会占用大量的存储空间和带宽资源。

视频压缩技术可以将视频信号压缩到较小的存储空间或带宽上,从而实现高效的存储和传输。

4. 控制模块控制模块用于控制整个视频处理系统的运行和参数配置等。

通常会使用外部开发板或者软件进行控制。

在控制模块的指导下,整个视频处理系统可以进行各种不同的操作,方便用户进行定制化的需求处理。

基于FPGA的超高清视频解码技术研究

基于FPGA的超高清视频解码技术研究

基于FPGA的超高清视频解码技术研究随着科学技术的不断发展和社会的不断进步,人们对视频解码技术的要求越来越高。

基于FPGA的超高清视频解码技术,因其高效、稳定和实时性等特点,成为现在发展趋势。

本文主要探讨基于FPGA的超高清视频解码技术的研究进展、发展现状、应用前景等。

一、近几年基于FPGA的视频解码技术研究进展1.1 VHDL在超高清视频解码中的应用VHDL (VHSIC Hardware Description Language) 是一种硬件描述语言,可用于描述数字电路的行为和结构。

现在,FPGA中运用了许多种数字电路以支持超高清视频解码。

大部分数字电路被设计成基于VHDL的暂态状态图,并且进行了验证、仿真,最终被烧录到FPGA中。

1.2 视频编解码器与片上处理器视频编解码器 (Codec) 和片上处理器 (SoC) 是基于FPGA的视频解码技术中的基本组件。

编解码器负责将原始视频信号转换为可传输的格式,并负责解码接收到的视频信号。

SoC则用于将 Codec 和其它组件(如内存和网络接口)整合到FPGA板上。

1.3 基于FPGA的视频解码控制系统基于FPGA的视频解码控制系统应该实现以下功能:视频解码、捕获和显示;编/解码器的配置;编/解码器的数据流量;FPGA的中断控制(IRQ)以及系统总线控制等。

可以说,实现以上功能,是基于FPGA的视频解码技术的关键。

二、基于FPGA的超高清视频解码技术的发展现状近年来,FPGA 的集成度不断提高,计算能力不断增强,以及新兴技术不停突破,叠加在一起,为基于FPGA的超高清视频解码技术的发展提供了有力保障。

2.1 4K技术在FPGA中的应用4K技术指的是电视屏幕最小分辨率为3840×2160像素,这样的分辨率大大增加了图像的清晰度。

FPGA在4K技术的发展中起到了非常重要的作用。

一些公司对FPGA中4K技术的应用进行了深入的研究,结合ASIC等芯片和软件算法,大大提高了FPGA的性能和效率。

FPGA在视频处理中的应用

FPGA在视频处理中的应用

FPGA在视频处理中的应用随着科技的不断发展,视频处理技术的应用越来越广泛。

在这个过程中,FPGA技术也逐渐得到了广泛应用。

FPGA(Field Programmable Gate Array)是一种可编程逻辑芯片,可以根据需要进行定制编程,实现各种不同的应用。

在视频处理领域,FPGA可以帮助实现高清视频转换、图像增强、视频编解码等功能,成为了视频处理中不可或缺的重要技术之一。

随着高清视频的兴起,视频转换技术变得越来越重要。

高清视频的分辨率和画质都要求更高的数据带宽,而传统的视频接口标准无法满足这种需求。

FPGA可以通过编写定制的算法,实现高清视频和传统视频格式之间的转换。

通过FPGA技术的应用,可以在高清视频和传统视频之间实现快速转换,无需另外购置昂贵的硬件设备。

除了视频转换,FPGA技术在图像增强方面也有着广泛的应用。

图像增强可以使得低质量的视频图像变得更加清晰、鲜明。

这对于监控系统、医疗影像等领域非常重要。

图像增强的原理是对视频图像进行处理,使得各种细节和特征都更加突出。

FPGA可以通过编写定制的算法,实现各种不同的图像增强处理,如锐化、增加对比度等。

在视频编解码方面,FPGA技术也具有着重要的应用价值。

视频编解码是指将视频文件压缩并存储起来,以便于传输和存储。

这个过程涉及到视频流数据的压缩和解压缩。

传统的软件编解码技术需要消耗大量的存储和计算资源,成本较高。

而使用FPGA技术实现视频编解码,可以使得这个过程更加高效,节省了大量的存储和计算资源。

除了上述应用之外,FPGA技术在视频处理领域还有许多其他重要应用。

例如,通过FPGA技术实现视频传输、视频处理算法的优化、图像识别等。

这些都是视频处理领域中非常关键的应用。

随着FPGA芯片的不断发展和进步,这些应用的效果也会越来越好,FPGA技术在视频处理中的应用也会越来越广泛。

总之,FPGA技术在视频处理中具有着重要的应用价值。

随着高清视频越来越普及,视频处理技术的需求也会不断增长。

一种新型去隔行算法的FPGA实现

一种新型去隔行算法的FPGA实现
CAI - in , Yu qa g YANG n , I Ga g JANG a , u - h n Qu n YU J n s e g
( t— I l ncIfr t n U i ri f lcrncS in ea dT c n l yo ia Opo ee r i nomai , nv st o e t i c c n e h o g f n c0 o e y E o e o Ch
于 中端视 频 产品及在 F G 设 计 中的应 用 P A
关 键 词 : 动 自适 应 ; 动 检 测 ; 隔 行 ; 场 可 编 程 门 阵 列 运 运 去 现
中 图分 类 号 : N 4 .9 T 9 91 9
文 献 标 识 码 : B
Th PGA mp e eF I l me t t n o v l n a i f No e t n Ad p ie De o a Mo i a t - o v it r cn i me i n e l i g Ar h a t t c
d —it r cn a i m e i s u f r ad T i r h e i m p o e c n e t n l o in e — e l ig r h n a t t i c p t o w r . hs a i m t i r v s o v n i a m t t c o o
Ch n d ih a 1 0 4 Ch a e g uSc u n6 5 , i ) 0 n
Ab ta t Afe n lzn i e e tkn s o e i t r c n r h e i, o e t n a a t e s r c : t r ay ig d f r n i d fd — n e l ig a i m t a n v l a f a t c mo i d p i o v

用FPGA实现高清视频去隔行功能

用FPGA实现高清视频去隔行功能
(720 × 240 pixels/field) × (16 bits/pixel) × (59.94 fields/sec) = 165.7 Mbps
逐行帧的带宽加倍, HD 视频的带宽会更大。计算带宽时,需要计算去隔行器要访问的帧数,然后加上总 带宽。将其与需要的 DDR 存储器接口带宽相比较,它取决于吞吐量以及存储器接口位宽。
表 1 列出了采用 Altera® Cyclone® III 和 Stratix® III FPGA 实现 PAL 视频源运动自适应去隔行算法需要的资 源。该表对比了运动自适应方法需要的资源以及简单场合并方法所需要的资源。请注意,场合并技术即使 用在分辨率较高的图像上,需要的存储器也很少。
表 1. 在 FPGA 架构上实现去隔行功能需要的硬件资源
5
使用 FPGA 实现高清晰视频去隔行功能
图 7. 3:2 场格式转换从两帧视频中产生 5 场,从 24 帧视频中产生 60 场
Altera 公司
有时候会提取出第十二场,以加速影片,将其插到某一时间片中。虽然普通观众很难注意到这一点,但它 导致了 3:2:3:2:2 的场格式转换节奏:
帧 1: 3 场 帧 2: 2 场 帧 3: 3 场 帧 4: 2 场 帧 5: 2 场 重复
白皮书
使用 FPGA 实现高清晰视频去隔行功能
本白皮书介绍各种去隔行技术,以及怎样使用 Altera 的视频和图像处理 IP 包来实现这些技术。采用视频设 计方法,设计人员在实现不同的去隔行算法时,能够综合考虑各种硬件方案。
引言
开发去隔行算法是为了解决一个老问题:模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。 隔行视频是每秒 50/60 连续场,每一场只传送一半的扫描行,这些行显示在视频的每一帧中。对于以前采用 阴极射线管 (CRT) 的显示技术,隔行视频是一种基本压缩方法。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Cyclone III
3231
2546

ห้องสมุดไป่ตู้
3078
Stratix III
3539
2540

3078
M9K
39 41
15 19
DSP 模块 (9x9) (18x18)
fMAX (MHz)
1

121

1
243


170


280
此外,去隔行器经常要访问外部存储器,因此,设计去隔行器时需要重点考虑存储器带宽。缓冲一场 480i 视频源需要 165.7 Mbps:
基本去隔行技术
基本上,去隔行是处理隔行帧流,将其转换为逐行帧流的过程。两种基本的去隔行方法通常被称为 “单场 插值”法和 “场合并”法。
采用 “单场插值”去隔行法,每一场自己可以变成视频帧,因此, 29.97-fps 隔行 NTSC 剪辑视频流变成了 59.94-fps 的逐行帧。由于每一场只有整个帧一半的扫描线,因此,必须进行插值处理来构成丢失的扫描线。
5
使用 FPGA 实现高清晰视频去隔行功能
图 7. 3:2 场格式转换从两帧视频中产生 5 场,从 24 帧视频中产生 60 场
Altera 公司
有时候会提取出第十二场,以加速影片,将其插到某一时间片中。虽然普通观众很难注意到这一点,但它 导致了 3:2:3:2:2 的场格式转换节奏:
帧 1: 3 场 帧 2: 2 场 帧 3: 3 场 帧 4: 2 场 帧 5: 2 场 重复
去隔行器 MegaCore 功能提供简单的运动自适应算法。这在逻辑占用和外部存储器带宽要求上最复杂也是最 昂贵的算法。该算法针对图像的运动部分进行单场插值去隔行处理,对静态区域使用场合并去隔行法,从 而避免了单场插值和场合并算法的缺点。在前面的章节中对该算法进行了解释。
此外,去隔行器 MegaCore 功能还可以在外部 RAM 中提供双缓冲或者三缓冲。运动自适应和场合并方法需 要采用缓冲,单场插值方法可以选择使用缓冲。可以将去隔行器配置为为每一输入场产生一个输出帧,或 者为每一输入帧产生一个输出帧 ( 两场构成一对 )。
WP-01117-1.0
2009 年 10 月, 1.0 版
1
使用 FPGA 实现高清晰视频去隔行功能
Altera 公司
也可以说,单场插值去隔行技术是在空间上将扫描线加倍,每一场的扫描线被加倍。所产生的新行既可以 是简单的复制前一行 ( 扫描线复制 ),也可以是前后行的平均值 ( 扫描线插值 ),如图 2 所示。当图像亮度 变化比较平稳时,单场插值去隔行技术的结果比较好,但是由于该技术降低了垂直分辨率,因此,图像变 得更柔和。
图 2. 单场插值去隔行采用的两种方法
Scan line duplication
Scan line interpolation
去隔行场合并技术涉及到将两个场进行合并,这两个在时间上分开的场形成一个完整的帧,如图 3 所示。 如果在两场分开的 1/60 秒内,图像没有运动部分 ( 对于 NTSC 视频 ),那么,场合并的结果比较好。有时 候,当一对隔行场来自最初的逐行帧时,场合并算法结果会非常好。但是,如果有运动部分时,会出现 “锯齿”等假像。
白皮书
使用 FPGA 实现高清晰视频去隔行功能
本白皮书介绍各种去隔行技术,以及怎样使用 Altera 的视频和图像处理 IP 包来实现这些技术。采用视频设 计方法,设计人员在实现不同的去隔行算法时,能够综合考虑各种硬件方案。
引言
开发去隔行算法是为了解决一个老问题:模拟电视的隔行视频必须进行转换才能在当今数字电视上显示。 隔行视频是每秒 50/60 连续场,每一场只传送一半的扫描行,这些行显示在视频的每一帧中。对于以前采用 阴极射线管 (CRT) 的显示技术,隔行视频是一种基本压缩方法。
今天,去隔行是重要的视频处理功能,很多系统都需要它。大部分视频内容采用了隔行格式,而 LCD 或者 等离子体等所有新出现的显示器几乎都需要逐行视频输入。但是,去隔行功能本质上非常复杂,没有一种 算法能够产生完美的逐行图像。
背景
在隔行视频中,一帧视频被分成两场,一场含有偶数行扫描线,一场含有奇数行扫描线。然而,为了能够 在 LCD 或者等离子体显示器上显示任意的隔行视频,必须进行去隔行处理。所有新出现的显示器都是逐行 的,每一帧被压缩为一组像素 ( 例如, 1920 x 1080)。图 1 显示了一帧中的象素是怎样组成两个场的。每一 场都记录了在时间上分开的象素值。
表 1 列出了采用 Altera® Cyclone® III 和 Stratix® III FPGA 实现 PAL 视频源运动自适应去隔行算法需要的资 源。该表对比了运动自适应方法需要的资源以及简单场合并方法所需要的资源。请注意,场合并技术即使 用在分辨率较高的图像上,需要的存储器也很少。
表 1. 在 FPGA 架构上实现去隔行功能需要的硬件资源
Altera 的去隔行器
Altera 的 VIP 包提供视频和图像处理 IP 内核库,设计用于方便实现即插即用型接口。处理包提供从颜色空间 转换器到多相缩放器和移动自适应去隔行器等各种 IP。如图 6 所示, VIP 包提供的去隔行器 MegaCore® 功 能支持 4 种去隔行方法:
■ 带有扫描线复制功能的单场插值法 ■ 带有扫描线插值功能的单场插值法 ■ 场合并 ■ 运动自适应
器件系列 组合 LUT/ALUT
逻辑寄存 器
ALUT
存储器 Bits
去隔行 PAL (720x576), 8 位 Y’CbCr 4:4:4 颜色,使用了运动自适应算法
Cyclone III
5723
5678

81514
Stratix III
4803
5772
5
73292
去隔行 HDTV 1080i 分辨率, 23 位 Y’CbCr 4:4:4 颜色,使用场合并算法
图 3. 场合并去隔行技术将两个场组合起来,会导致 “锯齿”假像。
单场插值法和场合并法去隔行法都会影响图像质量,特别是图像有运动部分时。单场插值法柔和了图像, 场合并法会产生粗糙的图像,或者锯齿假像。图 4 对比了单场插值法生成的图像和场合并去隔行法生成的 图像。
2
Altera 公司
图 4. 单场插值 ( 左侧 ) 和场合并 ( 右侧 ) 去隔行技术的不同
Altera 公司
所计算的运动值可以用于对比前面产生的运动值,也可以直接用作前一运动值。如果前一运动值较大,那 么,调整当前运动值,使其处于计算值和前一值之间。由于采用了前面多个帧中的运动值,因此,多进行 的计算也被称为 “运动补偿”。它呈指数变化;处理一次运动后,场合并再次稳定之前可能需要 3 到 10 帧 的时间。
(720 × 240 pixels/field) × (16 bits/pixel) × (59.94 fields/sec) = 165.7 Mbps
逐行帧的带宽加倍, HD 视频的带宽会更大。计算带宽时,需要计算去隔行器要访问的帧数,然后加上总 带宽。将其与需要的 DDR 存储器接口带宽相比较,它取决于吞吐量以及存储器接口位宽。
虽然 24 fps 影片及其相关的 3:2 视频场格式转换节奏是最常用的格式,而专业摄像和各种类型的视频处理使 用不同类型的场格式转换节奏。由于必须对比前后输入场,探测场格式转换节奏,因此,对于去隔行器而 言具有一定的难度。大部分去隔行器能够探测常用的 3:2 场格式转换节奏,采用合适的去隔行技术。然而, 如果没有探测到内部场格式转换节奏,可能会导致视频数据的丢失。
在每一种情况下,根据运动值,选择场合并算法,或者通过前后像素空间插值来计算新像素。下面简单的 方程计算了插值或者场合并算法生成新像素的加权平均值 ( 前一场输出像素 ):
Output Pixel = M ⋅ U---p---p---e---r-------P---i--x---e----l----+2-----L---o---w---e---r------P---i---x---e---l- + (1 – M) ⋅ Still Pixel
对于支持扫描线插值算法的去隔行器 MegaCore 功能实现的单场插值去隔行法,其逻辑成本稍高于扫描线复 制单场插值去隔行法,但是质量明显要好很多。前后扫描线的线性插值填充当前场丢失扫描线,从而建立 输出帧。在 F1 场的顶部或者 F0 场的底部,只有一条扫描线,这条线被复制。如果采用的输出帧速率与输 入帧速率相同,由于只使用了当前场,因此,可以丢掉一半的输入场。
运动补偿去隔行
运动补偿去隔行是目前最先进的去隔行技术。本文没有对其进行详细阐述,它使用视频压缩常用的运动补 偿技术。该技术一次处理多个场,以确定一块像素的运动部分,然后移动像素,补偿运动部分。这类去隔 行技术计算量非常大,但输出质量是最好的。
硬件考虑
去隔行器适合通过硬件实现,一般采用 FPGA 实现复杂的高清晰 (HD) 去隔行器。开发高效去隔行器的关键 硬件资源是存储器。需要片内存储器来存储不同场的 m × n 像素块 ( 计算的运动值矩阵以及前一运动值矩阵 ),同时还需要外部 ( 通常是 DDR) 存储器来存储多个输入视频场以及计算的帧。
使用 FPGA 实现高清晰视频去隔行功能
高级去隔行技术
很明显,可以同时采用前面介绍的两种方法,首先计算视频前后帧之间是否有运动图像,从而产生质量更 好的去隔行结果。该方法对于静止区域采用场合并法,而有运动的部分采用单场插值法,因此,被称为 “运动自适应去隔行法”。
运动自适应去隔行法的关键是进行精确的运动探测,这一般通过对比前后帧 m x n 像素矩阵来实现。采用 Altera 的视频和图像处理知识产权 (IP) 包 (VIP) 提供的去隔行器来实现这一简单的运动自适应去隔行算法:
图 1. 含有一帧视频的两个隔行场
相关文档
最新文档