FPGA入门实验教程 适合初学者
《FPGA入门学习》课件
LED闪烁设计
总结词
通过LED闪烁设计，掌握FPGA的基本控制功能和数字逻辑设计。
详细描述
LED闪烁设计是FPGA入门学习的基本项目之一，通过该设计，学习者可以了解FPGA的基本控制功能 ，掌握数字逻辑设计的基本原理和方法。LED闪烁设计通常涉及到LED灯的驱动和控制，需要学习者 掌握基本的数字逻辑门电路和时序控制。
FPGA具有并行处理和高速计算的优点，适 用于数字信号处理中的实时信号处理和算 法加速。
数字滤波器设计
频谱分析和正交变换
FPGA可以实现高性能的数字滤波器，如 FIR滤波器和IIR滤波器，用于信号降噪和特 征提取。
FPGA可以高效地实现FFT等正交变换算法 ，用于频谱分析和信号频率成分的提取。
图像处理应用
优化设计技巧
时序优化
讲解如何通过布局布线、时序分析等手段优化 FPGA设计，提高时序性能。
资源共享
介绍如何通过资源共享减少FPGA资源占用，提 高设计效率。
流水线设计
讲解如何利用流水线设计技术提高系统吞吐量。
硬件仿真与调试技术
仿真工具使用
介绍常用HDL仿真工具（如ModelSim）的使用方法 。
03
CATALOGUE
FPGA开发实战
数字钟设计
总结词
通过数字钟设计，掌握FPGA的基本开发流程和硬件描述语言的应用。
详细描述
数字钟设计是FPGA入门学习的经典项目之一，通过该设计，学习者可以了解FPGA开 发的基本流程，包括设计输入、综合、布局布线、配置下载等。同时，数字钟设计也涉 及到硬件描述语言（如Verilog或VHDL）的应用，学习者可以掌握基本的逻辑设计和
基础语言。
FPGA开发流程
FPGA入门培训教材共45张PPT课件
# STEP#4: run router, report actual utilization and timing, write checkpoint design, run drc, write verilog and xdc out route_design write_checkpoint -force $outputDir/post_route report_timing_summary -file $outputDir/post_route_timing_summary.rpt report_timing -sort_by group -max_paths 100 -path_type summary -file $outputDir/post_route_timing.rpt report_clock_utilization -file $outputDir/clock_util.rpt report_utilization -file $outputDir/post_route_util.rpt report_power -file $outputDir/post_route_power.rpt report_drc -file $outputDir/post_imp_drc.rpt write_verilog -force $outputDir/bft_impl_netlist.v write_xdc -no_fixed_only -force $outputDir/bft_impl.xdc
FPGA实验指导书(1)
实验一组合逻辑3-8译码器的设计 .................... 错误！未定义书签。
实验二基于FPGA的数字钟的设计 ................... 错误！未定义书签。
实验三基于NIOS的交通灯实验 .......................... 错误！未定义书签。
实验四静态图像显示 ............................................. 错误！未定义书签。
实验一组合逻辑3-8译码器的设计一、实验目的：1、通过3－8译码器的设计，让学生掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解可编程器件设计的全过程。
二、实验步骤：1、打开QuartusII软件。
2、选择路径。
选择File/New Project Wizard，指定工作目录,指定工程和顶层设计实体称；注意：工作目录名不能有中文。
3、添加设计文件。
将设计文件加入工程中。
单击“Next”，如果有已经建立好的VHDL 或者原理图等文件可以在File name中选择路径然后添加，或者选择Add All添加所有可以添加的设计文件（.VHDL ,.Verilog原理图等）。
如果没有直接点击“Next”，等建立好工程后再添加也可，这里我们暂不添加。
4、选择FPGA器件。
Family选择Cyclone II，Available device选EP2C35F484C8,Packge选择Any，Pin Count 选择484，Speed grade选择Any；点击“Next”。
5、选择外部综合器、仿真器和时序分析器。
Quartus II支持外部工具，可通过选中来指定工具的路径。
这里我们不做选择，默认使用Quartus II自带的工具。
6、结束设置。
单击“Next”，弹出“工程设置统计”窗口，上面列出了工程的相关设置情况。
最后单击“Finish”，结束工程设置。
7、建立原理图文件。
Verilog及Xilinx_FPGA入门（一）
Verilog及Xilinx_FPGA⼊门（⼀）⼀、流⽔灯实验；⼀、FPGA的⼯作是基于时钟的，语⾔中⼏乎每处都⽤到了always@（posedge clk），意思是clk上升沿触发⼯作，之后执⾏其下的语句。
⼆、<=⾮阻塞语⾔，并⾏⽅式三、FPGA基本⼯作原理基于LUT查表，查表这也是⼀种特别重要的编程思想，下⾯的流⽔灯实现（⼆）差不多就是这种思想。
（1）实现（⼀）module liushuideng(input clk,input rst,output reg[7:0] led=8'b00000001;);reg[31:0] cnt=0;always@(posedge clk or negedge rst)if(!rst) begin //rst按键按下为低电平led<=8'b00000001;cnt<=0;end else beginif(cnt==32'd100000000) //假如时钟为100MHz 那么32‘d100000000代表1秒钟beginled<={led[6:0],led[7]}; //⾼电平代表点亮灯，实现循环左移位cnt<=0;end else begincnt<=cnt+1;endend（2）实现（⼆）module liushuideng(input clk,input rst,output reg[7:0] led=8'b00000001;);reg[31:0] cnt=0;always@(posedge clk or negedge rst)if(!rst) begin //rst按键按下为低电平led<=8'b00000001;cnt<=0;end else beginif(cnt==32'd800000000)begincnt<=0; //cnt==32'd800000000时重新复位为0end else begincnt<=cnt+1；//每当时钟沿到来时 cnt⾃加1endcase(cnt)32'd800000000:led<=8'b10000000; //cnt为800000000时led==8‘d1*******（8代表位宽//缺省为最⼤位宽）32'd700000000:led<=8'b01000000;32'd600000000:led<=8'b00100000;32'd500000000:led<=8'b00010000; 32'd400000000:led<=8'b00001000; 32'd300000000:led<=8'b00000100; 32'd200000000:led<=8'b00000010; 32'd100000000:led<=8'b00000001;default:;endend。
电子系统设计实验指导书(FPGA基础篇Vivado版)
实验指导书（FPGA 基础篇 Vivado 版）
东南大学 电子科学 ........................................................................................................................................................... 1
安全使用规范
东南大学 电子科学与工程学院
无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板。 采用电压高于5.5V的任何电源连接器可能造成永久性的损害。 插拔接插件前请关闭电路板总开关，否则易损坏器件。 电路板应在绝缘平台上使用，否则可能引起电路板损坏。 不同编码机制不要混接。 安装设备需防止静电。 液晶显示器件或模块结雾时，不要通电工作，防止电极化学反应，产生断线。 遇到正负极连接时需谨慎，避免接反引起开发板的损坏。 保持电路板的表面清洁。 小心轻放，避免不必要的硬件损伤。
实验目的 ....................................................................................................................................................... 17 实验内容 ....................................................................................................................................................... 17 实验要求 ....................................................................................................................................................... 17 实验步骤 ....................................................................................................................................................... 17 实验结果 ....................................................................................................................................................... 22
精品课件-Xilinx FPGACPLD设计初级教程-实验七
input sys_clk; input sys_rst; input button;
output [3:0] DLA; output [7:0] DL;
实验七 数字秒表一
reg [3:0] DLA; reg [7:0] DL; //****************************************** ********************* // Generate the ms5_clk signal //****************************************** ********************* reg ms5_clk; reg [13:0] ms5_cnt; always @ (posedge sys_clk or negedge sys_rst) begin
实验七 数字秒表一 图T7.14 进行布局布线
实验七 数字秒表一
注意：布局布线完成后，如有错误出现，请查看芯片类型 和引脚配置是否正确。
(5) 接通板卡电源和JATG下载线，并下载jed程序到板卡 上进行测试。
具体步骤如下： ① 用JTAG-USB下载线或并口JTAG下载线将PC机与 EZBoard板卡JTAG接口连接起来。 ② 展开“Generate Programming File”，双击 “Configure Device (iMPACT)”，如图T7.15所示。在出现 “iMPACT-Welcome to iMPACT”对话框后，单击“Finish” 按钮。
⑥ 按照相关步骤，最后仿真出来的参考波形如图T7.12 所示。
实验七 数字秒表一 图T7.12 时序波形
实验七 数字秒表一
(4) 分配引脚，并完成布线，生成下载的二进制文件。 具体步骤如下： ① 在工程项目的“Sources”窗口中，确保“Sources for”选择了“Synthesis/Implementation”选项。此时单击 工程的顶层文件lab7.v，在工程项目的资源操作窗口 (Processes)中，展开“User Constraints”，并双击 “Assign Package Pins”。在随后出现的“Project Navigator”对话框里，点击“Yes”按钮。 ② 在Xilinx PACE中浏览“Design Object List-I/O Pins”窗口，在Loc中输入对应的引脚。图T7.13为配置好的 此实验的引脚图表。
《FPGA入门学习》课件
FPGA基础知识
硬件描述语言HDL FPGA的逻辑单元 FPGA的时钟网络
使用HDL编写硬件描述，描述FPGA的功能和 逻辑。
FPGA由大量逻辑单元（Look-Up Tables）和 触发器组成，用于实现各种逻辑功能。
时钟网络是FPGA中一种重要的信号分发网络， 用于同步各个逻辑单元的操作。
FPGA在医疗器械中实现数据 采集、信号处理和控制等关 键功能。
FPGA在军事装备中 的应用
FPGA可用于军事雷达、通信 设备、导航系统等关键领域， 在高可靠性和性能要求下发 挥作用。
总结
FPGA的未来发展
FPGA技术将随着科技的进步不断发展，将在更 多领域发挥重要作用。
FPGA入门学习路线图
通过按照学习路线图逐步学习，您可以掌握 FPGA开发的核心知识和技能。
FPGA的优缺点
FPGAs具有高度灵活性和 可重配置性，但其资源利 用率和功耗可能相对较高。
FPGA的应用领域
FPGAs广泛应用于通信、 嵌入式系统、信号处理、 图像处理等领域。
开发环境准备
FPGA开发板
选择适合您需求的FPGA开发 板以进行实验和项目开发。
Quartus Prime软件 安装
安装Intel提供的Quartus Prime软件用于FPGA的设计 和编程。
《FPGA入门学习》PPT课 件
FPGA入门学习是介绍Field-Programmable Gate Array（可编程门阵列）的 课程。本课件将帮助你了解FPGA的基础知识、开发环境准备以及FPGA的应 用领域。
简介
什么是FPGA
FPGA是一种可编程硬件， 可以根据需要被重新编程 和配置以执行不同的功能。
FPGA入门教程 Basys2
四、下载工程
1、JTAG下载
保存了编写好的UCF文件后，我们将板子接上 电源和数据线，如图先点击工程文件，再双击 Configure Target Device中的Generate Target。
弹出这个，丌管它，点ok。
弹出这个，不管，点NO
弹出了ISE的iMPACT工具，双击 Boundary Scan。
弹出如下对话框，这个对话框是让你选择关联的测试模块（比如你的工程中有多 个模块存在，就要选择你所要仿真的模块关联到一起去），此处我们只有一 个led_flash_top模块，选择它，点击Next进入下一步。会在弹出概要 （summary）也直接点击Next进入下一步。
弹出testbench的编辑文档，编辑好testbench后，会发现左边面板的设计平台中没 有test_led.v文件，此时在view处选择simulation才会出现test_led.v文件（因为 仿真文件仅仅用来仿真，在选择implementation时是看不到test_led.v文件的）， 如下图所示。
这个是实验板的芯片，可以看到有很多I/O口，即可编程输入/输出口单元（IOB）。是芯 片不外界电路的接口部分，提供输入缓冲，输出驱动，接口电平转换等功能。为了便于 管理和适应各种电气标准，图中我们可以看到IO Bank被分成4组，丌同Bank的接口标准 由其接口电压Vcco决定，一个Bank只有一种Vcco。
从上图中我们可以看到M5管脚连线到LD0这个 地方。LD0的线最后会连接到左图红色方框位置。 说明了M5管脚连接的是第一个LED灯。
有的人会疑惑为什么 led<0> <= ‘1’; 而丌是led<0> <= ‘0’; 的时候灯才会亮。 左图是LED的原理图。 图中我们可以看到，当LD1来了一个 高电平‘1’的时候，二极管被导通， 当是低电平的时候，左边和右边接地 都为0，没有电流通过，所以LED丌会 被点亮。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——点亮LED1. 实验任务点亮发光二极管。
通过这个实验，熟悉并掌握CPLD/FPGA 开发软件QuartusII 的使用方法和开发流程以及Verilog HDL的编程方法。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C5T144 开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理FPGA 器件同单片机一样，为用户提供了许多灵活的独立的输入/输出I/O 口（单元）。
FPGA 每个I/O 口可以配置为输入、输出、双向、集电极开路和三态门等各种组态。
作为输出口时，FPGA 的I/O 口可以吸收最大为24mA 的电流，可以直接驱动发光二极管LED 等器件。
图1. 1 为8 个发光二极管硬件原理图，本原理图对应艾米电子工作室型号为EP2C5T144 FPGA 开发板及接口板。
通过原理图可知如果要点亮这八个LED，所以只要正确分配并锁定引脚后，在相应的引脚上输出相应高电平“1”，就可实现点亮该发光二极管的功能。
本工作室开发板均采用输出“1”点亮LED 的模式，以后就不再另作说明。
图1. 1 发光二极管LED 硬件原理图艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——LED 闪烁灯1. 实验任务让实验板上的8 个LED 周期性的闪烁。
通过这个实验，熟悉并掌握采用计数与判断的方式来实现分频的Verilog HDL 的编程方法以及Quartus II 软件的使用方法和开发流程。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208 增强版开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理艾米电子工作室开发套件板载50MHz 的时钟源，假如我们直接把它输入到发光二极管LED，由于人眼的延迟性，我们将无法看到LED 闪烁，认为它一直亮着。
如果我们期望看到闪烁灯，就需要将时钟源的频率降低后再输出。
本实验采用计数与判段的方式来实现降低时钟源的频率。
计数电路可用计数器实现，每来一个时钟脉冲CLK，计数器就加1，而每当判断出计数器达到某个数值时，把输出状态求反，就使得8 个LED 的亮灭反转一次，即：周期性的输出高电平“1”和低电平“0”。
这样设计相当于把50MHz 的时钟源分频后输出。
如果最终要使得LED 1S 闪烁一次，即输出1Hz 的时钟脉冲，让计数器计到25000000 便可以让LED 亮0.5 秒、灭0.5 秒。
4. 实验程序module led1 (clk ,led); // 模块名及端口参数input clk; // 输入端口定义output [7:0]led; // 输出端口定义reg [7:0]led; // 输出端口定义为寄存器型reg [25:0] buffer; // 中间变量buffer 定义为寄存器型always@(posedge clk)begin // 顺序语句，到end 止buffer<=buffer+1; // 计数器buffer 按位加1if(buffer==26'd2*******) //判别buffer 中的数值为25000000 时，//做输出处理beginled<=~led; // led[0]-led[7]反转一次。
buffer<=0;end艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——LED 流水灯1. 实验任务让实验板上的8 个LED 实现流水灯的功能。
通过这个实验，进一步掌握采用计数与判断的方式来实现分频的Verilog HDL 的编程方法以及移位运算符的使用。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208C8 增强版开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理流水灯，顾名思义就是让LED 象水一样的点亮。
如果把流水做慢动作播放，可以想象到其实就是移动，即：把水块不断地向同一方向移动，而原来的水块保持不动，就形成了流水。
同样，如果使得最左边的灯先亮；然后，通过移位，在其右侧的灯，由左向右依次点亮，而已经亮的灯又不灭，便形成了向右的流水灯。
初始状态时，8 个灯都不亮。
每来一个时钟脉冲CLK，计数器就加1。
每当判断出计数器中的数值达到25000000 时，就会点亮一个灯，并进行移位。
FPGA 输出的数据就应该首先是10000000，隔 1 秒钟变成11000000……一直变化到11111111，这样，依次点亮所有的灯，就形成了流水灯。
而当8 个灯都点亮时，需要一个操作使得所有的灯恢复为初始状态，即：灯都不亮。
然后，再一次流水即可。
如果是右移位，就出现向右流水的现象；反之，向左流水。
4. 实验程序module ledwater(clk,led); // 模块名及端口参数output [7:0] led; // 输出端口定义input clk; // 输入端口定义，50M 时钟reg[8:0] led_out; // 变量led_out 定义为寄存器型reg[8:0] led_out1; // 变量led_out1 定义为寄存器型reg[25:0]buffer; // 中间变量buffer 定义为寄存器型always@(posedge clk)beginbuffer=buffer+1;if (buffer==26'd2*******) // 判别buffer 数值为25000000 时，做输出处理beginled_out=led_out<<1; // led 向左移位，空闲位自动添0 补位if(led_out==9'b000000000)led_out=9'b111111111;艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——LED 跑马灯1. 实验任务让实验板上的8 个LED 实现跑马灯的功能。
通过这个实验，进一步掌握采用计数与判断的方式来实现分频的Verilog HDL 的编程方法以及移位运算符的使用。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208C8 增强版开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理从LED[0]到LED[7]依次点亮，第二个灯点亮时第一个熄灭，每个灯交换的时间为0.5S；看上去的效果就象一个亮点从LED[0] 跑向LED[7],然后重复此循环，故命名跑马灯。
初始状态时，LED[0]亮，其余熄灭。
每来一个时钟脉冲CLK，计数器就加1。
每当判断出计数器中的数值达到25000000时，就会点亮LED[1]，同时LED[0]熄灭，并进行移位。
这样，依次点亮所有的灯，就形成了跑马灯。
而当LED[7]点亮时，需要一个操作使得恢复为初始状态，即：LED[0]亮，其余熄灭。
然后，再进行一次跑马灯，重复此循环。
如果是右移位，就出现向右跑马的现象；反之，向左跑马。
4. 实验程序module ledwalk(led,clk);input clk;output [7:0] led;reg[7:0]led_out;reg[25:0]buffer;always@(posedge clk)beginbuffer<=buffer+1'b1;if(buffer==26'd2*******)beginled_out=led_out<<1;if(led_out==8'b00000000)led_out=8'b00000001;endendassign led=led_out;endmodule艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——LED 花样彩灯1. 实验任务让实验板上的8 个LED 实现花样彩灯的功能。
通过这个实验，进一步掌握采用计数器实现分频的Verilog HDL 的编程方法以及case 语句的使用。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208C8 增强版开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理本次试验是对前几个实验的总结，让LED逐步实现闪烁—流水灯—闪烁—跑马灯—闪烁—对灯流水—闪烁，重复此循环即可实现彩灯显示功能。
本次实验程序采用case语句编写，程序比较通俗易懂，具体实现原理在前面实验都已详细讲述，本次试验将不再重复。
4. 实验程序module led_run(sys_clk,led);input sys_clk;output [7:0] led;reg [7:0] led;reg [24:0] count;reg [4:0] state;wire clk;always @ (posedge sys_clk)count<=count+1'b1;assign clk=count[23];always @ (posedge clk)begincase(state)5'b00000: led=8'b11111111;5'b00001: led=8'b00000000;5'b00010: led=8'b10000000;5'b00011: led=8'b11000000;5'b00100: led=8'b11100000;5'b00101: led=8'b11110000;艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——读取按键信号1. 实验任务通过开发板上的8 个按键控制发光二极管led1~led8 显示。
通过这个实验，进一步掌握case 语句的编程方法及FPGA I/O 口的输出控制。
2. 实验环境硬件实验环境为艾米电子工作室型号EP2C8Q208C8 增强版开发套件。
软件实验环境为Quartus II 8.1 开发软件。
3. 实验原理FPGA的所有I/O 控制块允许每个I/O 引脚单独配置为输入口，不过这种配置是系统自动完成的。
当该I/O 口被设置为输入口使用时，该I/O 控制模块将直接使三态缓冲区的控制端接地，使得该I/O 对外呈高阻态，这样该I/O 引脚即可用作输入引脚使用。
正确分配并锁定引脚后，一旦key1~key8 中有键输入，即可在检测到按键输入的情况下，继续判断其键值并作出相应的处理。
如key4 按下，则发光二极管led1~led4 亮。
4. 实验程序module key_led(key_in,led); //模块名key_ledinput[7:0]key_in; //定义按键输入output[7:0]led; //定义led 输出reg[7:0]led; //定义寄存器reg[7:0]buffer;always@(key_in)beginbuffer=key_in;case(buffer)8'b11111110:led=8'b00000001; //是key1，则led1 亮8'b11111101:led=8'b00000011; //是key2，则led1~ led2 亮8'b11111011:led=8'b00000111;8'b11110111:led=8'b00001111;8'b11101111:led=8'b00011111; 艾米电子工作室—让开发变得更简单FPGA 入门系列实验教程——按键控制LED 亮灭1. 实验任务实现按键控制LED 亮灭。