EDA技术实用教程课件第一章可编程逻辑器件简介
合集下载
第1章 EDA 概述PPT教学课件
EDA(Electronic Design Automation) 技术。
EDA技术的发 展分为三个阶段
2020/12/11
20世纪70年代 计算机辅助设计CAD 20世纪80年代 计算机辅助工程设计CAE 20世纪90年代 电子设计自动化EDA
13
一、 EDA技术的涵义 EDA（Electronic Design
本书中提到的EDA技术指的是狭义的EDA技术。
2020/其发展
EDA技术在进入21世纪后，得到了更大的发展
在FPGA上实现DSP（数字信号处理）应用成为可能 在一片FPGA中实现一个完备的数字处理系统成为可能 功能强大的EDA软件不断推出 电子技术领域全方位融入EDA技术 EDA使得电子领域各学科的界限更加模糊，更加互为包容 基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统
CPLD/FPGA设计及应用
教研室
Qq：
2020/12/11
1
褚振勇，《 FPGA设计及应用(第2版)》，西安电子科技大 学出版社，2006年12月
罗朝霞，高书莉，《CPLD/FPGA设计及应用》，人民邮电 出版社，2007年7月
、
2020/12/11
2
《数字电路》为基础：学习了数字电路的基本 设计方法。
2020/12/11
4
逻辑器件：用来实现某种特定逻辑功能的电子器件，
最简单的逻辑器件是与、或、非门等,在此基础上可实现 复杂的时序和组合逻辑功能。
可编程逻辑器件（PLD－－Programmable Logic
Device）：器件的功能不是固定不变的，而是可根据用 户的需要而进行改变，即由编程的方法来确定器件的逻 辑功能。
2020/12/11
EDA技术的发 展分为三个阶段
2020/12/11
20世纪70年代 计算机辅助设计CAD 20世纪80年代 计算机辅助工程设计CAE 20世纪90年代 电子设计自动化EDA
13
一、 EDA技术的涵义 EDA（Electronic Design
本书中提到的EDA技术指的是狭义的EDA技术。
2020/其发展
EDA技术在进入21世纪后，得到了更大的发展
在FPGA上实现DSP（数字信号处理）应用成为可能 在一片FPGA中实现一个完备的数字处理系统成为可能 功能强大的EDA软件不断推出 电子技术领域全方位融入EDA技术 EDA使得电子领域各学科的界限更加模糊，更加互为包容 基于EDA的用于ASIC设计的标准单元已涵盖大规模电子系统
CPLD/FPGA设计及应用
教研室
Qq：
2020/12/11
1
褚振勇，《 FPGA设计及应用(第2版)》，西安电子科技大 学出版社，2006年12月
罗朝霞，高书莉，《CPLD/FPGA设计及应用》，人民邮电 出版社，2007年7月
、
2020/12/11
2
《数字电路》为基础：学习了数字电路的基本 设计方法。
2020/12/11
4
逻辑器件：用来实现某种特定逻辑功能的电子器件，
最简单的逻辑器件是与、或、非门等,在此基础上可实现 复杂的时序和组合逻辑功能。
可编程逻辑器件（PLD－－Programmable Logic
Device）：器件的功能不是固定不变的，而是可根据用 户的需要而进行改变，即由编程的方法来确定器件的逻 辑功能。
2020/12/11
EDA 技术实用教程 第1章 概述
1.1 EDA技术及其发展 技术及其发展
EDA (Electronic Design Automation) 利用EDA技术进行电子系统的设计，具有以下几个特点： ① 用软件的方式设计硬件；② 用软件方式设计的系统到硬件 系统的转换是由有关的开发软件自动完成的；③ 设计过程中可 用有关软件进行各种仿真；④ 系统可现场编程，在线升级；⑤ 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。 因此，EDA技术是现代电子设计的发展趋势。
图1-1 EDA技术实现目标 技术实现目标
ASIC:
Application-Specific Integrated Circuits
ASIC的含义：指应特定用户要求或特定 的含义： 的含义 应用需要而设计制造的集成电路。 应用需要而设计制造的集成电路。 ASIC的概念早在上个世纪 年代就有人 的概念早在上个世纪60年代就有人 的概念早在上个世纪 提出，但其真正发展是在进入20世纪 世纪80 提出，但其真正发展是在进入 世纪 年代以后 以后。 年代以后
1.2 EDA技术实现目标 技术实现目标
半定制或全定制ASIC 2. 半定制或全定制ASIC 基于EDA技术的半定制或全定制ASIC，根据它们的实 现工艺，可统称为掩模ASIC 。可编程ASIC 与掩模ASIC相 ASIC ASIC ASIC 比，不同之处就在于它具有面向用户的灵活多样的可编程性。
1.1 EDA技术及其发展 技术及其发展
EDA技术发展的三个阶段 技术发展的三个阶段
20世纪 年代 世纪70年代 世纪
MOS工艺 CAD概念 工艺 概念
20世纪70年代，MOS工艺在集成电路制作方面得到广 泛应用，可编程逻辑技术及器件已经出现。计算机在科研领 域的广泛应用，促使了CAD技术的出现。 CAD即计算机辅 助设计(Computer Assist Design)。在这一阶段，人们开始利 用计算机取代手工劳动，辅助进行集成电路版图设计，PCB 布局布线等工作。
可编程逻辑器件第章第一章可编程逻辑器件简介
可编程逻辑器件第章第一章可编程逻辑器件简介引言电子设计的必由之路将是数字化，这已成为有目共睹的事实。
在数字化的道路上，我国电子设计技术的发展经历了许多重大的变革和飞跃。
从传统的应用SSI、MSI等通用的数字电路芯片构成电路系统到广泛地应用单片机，电子设计技术发生了一个巨大的飞跃。
今天，随着VLSI向更高层次的发展，电子产品市场运作节奏的进一步加快，电子设计技术已迈入一个全新的阶段，即CPLD/FPGA在EDA基础上的广泛应用。
它在更高层次上容纳了过去数字技术的优秀部分，但在电子设计的技术操作和系统构成上却发生了质的飞跃。
CPLD/FPGA不但在逻辑实现上是无限的，而且可触及硅片电路线度的物理极限，并兼有串行、并行工作方式，高速、高可靠性以及宽口径适用性等诸方面的特点。
不但如此，随着EDA 技术的发展和CPLD/FPGA向深亚微米领域的进军，它们与MCU、MPU、DSP、A/D、D/A、ROM和RAM等独立器件之间的功能界限将日益模糊。
特别是软/硬件IP芯核产业的迅猛发展，嵌入式通用与标准CPLD/FPGA器件呼之欲出，片上系统（SOC）已近在咫尺。
同时，CPLD/FPGA还打破了软硬件之间最后的屏障，使软硬件工程师有了共同的语言。
可以预测，未来的电子设计将是EDA的时代，而掌握EDA这门技术无疑已成为现代每一位电子设计工程技术人员必不可少的基本技能。
本篇正是鉴于这样的背景，介绍了可编程逻辑器件（PLD）CPLD/FPGA的结构以及通用的硬件描述语言（VHDL），并着重介绍了Altera公司的软件平台MAX+PLUSII的使用和在此基础上的PLD基本设计原理。
第一章可编程逻辑器件简介1．1PLD设计的数字系统的特点可编程逻辑器件（ProgrammedLogicDevice），简称PLD，是一种由用户通过编程定义其逻辑功能，从而实现各种设计要求的集成电路芯片。
它是70年代发展起来的新型逻辑器件，发展至今，已相继出现了PROM、EPROM、PLA、PAL、GAL和ISP等多个品种。
EDA 技术实用教程 第1章 概述
2 HDL综合器
FPGA Compiler II、DC-FPGA综合器、 Synplify Pro综合器、LeonardoSpectrum综合 器和Precision RTL Synthesis综合器
3 仿真器
4 适配器 5 下载器
VHDL仿真器 Verilog仿真器
Mixed HDL仿真器
其他HDL仿真器
约束
郑州工商学院
1.5 基于VHDL的自顶向下设计方法
1．设计说明书 2．建立VHDL行为模型
3．VHDL行为仿真 4．VHDL-RTL级建模
5．前端功能仿真 6．逻辑综合
7．测试向量生成 8．功能仿真
图1-4 自顶向下的设计流程
9．结构综合 10．门级时序仿真
11．硬件测试 12．设计完成
郑州工商学院
郑州工商学院
1.14 IP核简介
IP (Intellectual Property)
软IP
固IP
硬IP
郑州工商学院
习题
1-1 叙述EDA的FPGA/CPLD设计流程。 1-2 IP是什么？IP与EDA技术的关系是什么？ 1-3 叙述ASIC的设计方法。 1-4 FPGA/CPLD在ASIC设计中有什么用处？ 1-5 简述在基于FPGA/CPLD的EDA设计流程中所涉及的 EDA工具，及其在整个流程中的作用。
EDA 技术实用教程
第1章 概 述
1.1 EDA技术及其发展
EDA (Electronic Design Automation)
EDA技术发展的三个阶段
20世纪70年代
MOS工艺 CAD概念
20世纪80年代
CMOS时代 出现 FPGA
20世纪90年代
EDA技术和可编程逻辑器件
FPGA开发工具
Altera公司工具：MAX+plusII和QuartusII，工具易学易用，具有可 视化界面、集成设计环境、工业标准的工具接口等。设计人员无需精 通器件的内部原理，只需运用自己熟悉的输入方法进行设计，通过 MAX+plusII和QuartusII把设计转换为器件下载所需要的文件格式。 Xilinx公司工具：早期的Foundation和目前的ISE 。 Lattice公司工具：公司已推出第四代开发软件ispDesign EXPERT。
什么是FPGA
• 现场可编程门阵列FPGA是一种数字集成电路：FPGA芯片内部 有大量的逻辑块，这些逻辑块是可以编程的，逻辑块之间的连
接称为互连资源，这些互连资源也是可以编程的。通过对逻辑
块以及互连资源的编程可以实现各种数字电路、数字系统的设 计。对FPGA的编程有各种不同的实现方式。 • 一次性编程OTP（One Time Programmable）器件 • 多次编程工艺的FPGA：包括非易失性的和易失性的.
芯片的讨论，了解FPGA的工作原理、编程方法。
二、FPGA开发工具，介绍工具组成和使用，通过实际工具QuartusII 的介绍，了解FPGA的开发流程和工具使用。
三、FPGA芯片开发语言，通过VHDL介绍，学习电子系统的描述方法。
四、FPGA应用实例，通过实例学习FPGA的设计、验证、综合和实现。
EDA软件工具
通用EDA软件工具：
具有良好的标准化和兼容性，与半导体器件厂商无关。
专用EDA软件工具： 世界上比较有名的PLD器件厂商有Altera、Xilinx、 Lattice、Actel、AMD等。这些器件公司开发的EDA软件工
具，只能用来开发本公司的PLD器件，但在资源利用率、降
《可编程逻辑器件》PPT课件
13
2） 与、或全编程： 代表器件是FPLA（Field Programmable Logic
Array） 3）与编程、或固定： 代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic） 、EPLD、FPGA （Field Programmable Gate Array ）。
2021/7/10
35
GAL16V8逻辑图及引脚图
1
0
8
16
24
31
CK
0
19
OLM C
2
（ 19）
8
18
OLM C
3
（ 18）
16
4
17 OLM C （ 17）
24
16
5
OLM C （ 16）
可编程逻辑器件PLD
LDPLD （低密度 PLD）
HDPLD （高密度PLD）
PROM FPLA PAL GAL EPLD iSP FPGA
2021/7/10
16
8.2 现场可编程逻辑阵列（FPLA）
组合电路和时序电路结构的通用形式
A0~An-1
W0 D0
W(2n-1) Dm
2021/7/10
17
32
卡诺图化简：
YL 0 B A
00 DC
00 1 01 1
01 11 10
1 1 11
11
10
YL 1
BA 00
01
11 10
DC
00
01
11
11
10 1 1
1
YL 2
BA 00
01
DC
00
EDA技术实用教程精品PPT课件
VerilogHDL与VHDL最常用
VerilogHDL与VHDL的比较
• VHDL来源于古老的Ada语言，VerilogHDL来源于 C语言，VerilogHDL受到一线工作的工程师的青 睐。
• 90%以上的公司采用verilogHDL进行IC设计， ASIC设计必须学习VerilogHDL,VerilogHDL在工 业界通用些，VHDL在大学教学中使用较多
自项向下的设计方法
• 设计说明书 • 行为模型 • 行为仿真 • RTL级建模 • 前端功能仿真 • 逻辑综合 • 测试向量生成 • 功能仿真 • 结构综合 • 门级时序仿真 • 硬件测试
“自顶向下”和“自下向顶”互 为补充
• 原先是采用“自下向顶”的设计方法 • 现在流行“自顶向下”的设计方法 • 两种方法各有利和弊，只强调“自顶向下”
运算步
寄存器传输级（RTL） 时钟周期
逻辑门级（Logic） 延时
门（电路）级（Gate）物理时间
物理级（版图级） （Layout）
几何图形
基本单位
电路的功能（行为） 描述
进程及通信
自然语言描述或ห้องสมุดไป่ตู้互 通信的进程
运算的控制
行为有限状态机、数 据流图、控制流图
寄存器、计数器、多 布尔方程、二元决策 路选择器、算术逻辑 图、有限状态机 单元
• 从算法表示转换到寄存器传输级，即行为 综合
• 从RTL级表示转换到逻辑门的表示，即逻辑 综合
• 从逻辑门表示转换为版图表示，即版图综 合或结构综合
综合与编译的比较
• 编译过程基本属于一种一一对应式的，机 械转换式的“翻译”行为
• 综合具有明显的能动性和创造性，根据设 计库、工艺库以及预先设置的各类约束条 件，选择最优的方式完成电路结构的设计。 对于相同的VHDL表述，综合器可以用不同 的电路结构实现相同的功能。
VerilogHDL与VHDL的比较
• VHDL来源于古老的Ada语言，VerilogHDL来源于 C语言，VerilogHDL受到一线工作的工程师的青 睐。
• 90%以上的公司采用verilogHDL进行IC设计， ASIC设计必须学习VerilogHDL,VerilogHDL在工 业界通用些，VHDL在大学教学中使用较多
自项向下的设计方法
• 设计说明书 • 行为模型 • 行为仿真 • RTL级建模 • 前端功能仿真 • 逻辑综合 • 测试向量生成 • 功能仿真 • 结构综合 • 门级时序仿真 • 硬件测试
“自顶向下”和“自下向顶”互 为补充
• 原先是采用“自下向顶”的设计方法 • 现在流行“自顶向下”的设计方法 • 两种方法各有利和弊，只强调“自顶向下”
运算步
寄存器传输级（RTL） 时钟周期
逻辑门级（Logic） 延时
门（电路）级（Gate）物理时间
物理级（版图级） （Layout）
几何图形
基本单位
电路的功能（行为） 描述
进程及通信
自然语言描述或ห้องสมุดไป่ตู้互 通信的进程
运算的控制
行为有限状态机、数 据流图、控制流图
寄存器、计数器、多 布尔方程、二元决策 路选择器、算术逻辑 图、有限状态机 单元
• 从算法表示转换到寄存器传输级，即行为 综合
• 从RTL级表示转换到逻辑门的表示，即逻辑 综合
• 从逻辑门表示转换为版图表示，即版图综 合或结构综合
综合与编译的比较
• 编译过程基本属于一种一一对应式的，机 械转换式的“翻译”行为
• 综合具有明显的能动性和创造性，根据设 计库、工艺库以及预先设置的各类约束条 件，选择最优的方式完成电路结构的设计。 对于相同的VHDL表述，综合器可以用不同 的电路结构实现相同的功能。
EDA 技术实用教程 第1章 概述PPT课件
VHDL综合器运行流程
VHDL 程序
工艺库
VHDL
约束
综合器
1、工艺库：对程序描述的功能，实现的电路原 理结构框图可确定图，表但对不同系列的芯片，其 功能模块或工艺库不同，实现的具体结构不同。
VHDL综合器运行流程
VHDL 程序
工艺库
VHDL
约束
综合器
约束条件：目的是获得优化电路。当综合器把VHDL源码翻译 成通用原理图时，将识别各功能模块，每种功能模块(如加 法)的实现方案有多种，有图的表 面积小，速度慢；有的速度快， 面积大。VHDL行为描述强调的是电路的行为和功能，而不 是电路如何实现。选择电路的实现方案是综合器的任．综合 器选择一种能充分满足各项约束条件且成本最低的实现方案。
EDA技术实现目标
2、半定制或全定制ASIC 统称为掩模(MASK)ASIC，或直接称ASIC。 特点：用户设计IC，IC 厂家生产 三种级别：
A、半导体元件、连线的大小与尺寸，电路全定制 B、片内晶体管固定门，阵用列户AS设IC 计连线 半定制 C掩、模A库SIC内含标准单元标，准如单元SASSII逻C 辑块、MSI逻辑块、数 据通道模块、存储器、I全P定，制乃芯至片 系统级模块。用户在EDA 工具上进行开发/粘贴。
ASIC – Application Specific Integrated Circuit
（专用集成电路）
EDA技术实现目标
1. 超大规模可编程逻辑器件
FPGA、CPLD特点：直接面向用户， 具有极大的灵活性和通用性，使用方 便．硬件测试和实现快捷，开发效率高， 成本低，上市时间短，技术维护简单，工 作可靠性好等。
CAD 计算机辅助设计
CAE 计算机辅助工程
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
树立质量法制观念、提高全员质量意 识。20 .12.12 20.12 .12Sa turday , December 12, 2020
人生得意须尽欢，莫使金樽空对月。 00:56: 2600: 56:26 00:56 12/12 /2020 12:56:26 AM
安全象只弓，不拉它就松，要想保安 全，常 把弓弦 绷。20 .12.12 00:56 :2600 :56D ec-201 2-Dec -20
字线 Wi
UCC
字线 Wi
熔丝
位线 Di
熔丝
位线 Di
EPROM用编程器烧录
可擦除的PROM
可擦除的可编程只读只读存储器（EPROM) 高电压编程，紫外线擦除
电可擦除的可编程只读只读存储器 （E2PROM) 高电压编程，擦除
快闪存储器FLASH MEMORY 高密度、大容量、低成本、使用方便 （10年、100000次）
来自邻级 输 出 (m)
CLK
OE
（ 至 寄 存 器 输 出 单 元（）至 寄 存 器 输 出 单 元 ）
OLMNC 本宏单元
未连
XOR(n) NC
I/O(n)
来自邻级 CLK OE 输出(m)
(d)
来自 与逻辑 阵列
反馈
CLK
OE
OLMC(n)
XOR(n)
Q
D
NC NC
沟道中的电场足够强，则会造成雪崩，产生很多高能量
的电子。此时若在Gc上加高压正脉冲，形成方向与沟道 垂直的电场，便可以使沟道中的电子穿过氧化层面注入
到Gf，于是Gf栅上积累了负电荷。由于Gf栅周围都是绝 缘的二氧化硅，泄漏电流很小，所以一旦电子注入到浮
栅之后，就能保存相当长时间(通常浮栅上的电荷10年才 损失30%)。
图是快闪存储器采用的叠栅MOS管示意图。其结构与 EPROM中的SIMOS管相似，两者区别在于浮栅与衬底间 氧化层的厚度不同。在EPROM中氧化层的厚度一般为 30~40 nm，在快闪存储器中仅为 10~15 nm, 而且浮栅和源 区重叠的部分是源区的横向扩散形成的，面积极小, 因而 浮栅-源区之间的电容很小，当Gc和S之间加电压时，大部 分电压将降在浮栅-源区之间的电容上。快闪存储器的存 储单元就是用这样一只单管组成的，如图 所示。
浮栅
控制栅
S
Gf Gc
D
N＋
N＋
P
几十伏高压脉冲
SiO2
D
Gc Gf S
图 SIMOS管的结构和符号
② E2PROM的存储单元如图 所示，图中称为 浮栅隧道氧化层MOS管(Flotox)，其结构如图 9-10 所示。Flotox管的浮栅与漏极区(N+)之间 有一小块面积极薄的二氧化硅绝缘层(厚度在 2×10-8m以下)的区域，称为隧道区。当隧道区 的电场强度大到一定程度(＞107V/cm)时，漏区
3。Lattice：Lattice是ISP技术的发明者,ISP 技术极大的促进了PLD产品的发展，与ALTERA 和XILINX相比，其开发工具比ALTERA和 XILINX略逊一筹。中小规模PLD比较有特色， 不过其大规模PLD、FPGA的竞争力还不够 强 1999年推出可编程模拟器件。99年收购 Vantis（原AMD子公司）,成为第三大可编程逻 辑器件供应商。2001年12月收购agere公司 （原Lucent微电子部）的FPGA部门。主要产 品有ispLSI2000/5000/8000, MACH4/5， ispMACH4000等
工艺上采用了E2PROM 延用了PAL与阵列可编程，或阵列固定结构 结构上增加了输出逻辑宏单元OLMC
（Output Logic Macro Cell)
1 0
0
8
16
24 31
2 8
3 16
4 24
5 32
6 40
7 48
8 56
63 9
(a)
CK OLMC
(19)
OLMC (18)
OLMC (17)
掩模ROM
A1 A0
W0
地 址
W1
译 码
W2
器 W3
字线
R
R
R
R
三态控制
位线
D3
输出缓冲级
D2
D1
D0
ROM的数据表
W0
A1
0
地 址
W1
译 码
W2
A00
器 W3
1 R1 R
R
R
三态控制 D3
输出缓冲级
D2
D1
D0
VDD
W0 W1 W2 W3
D3
D2
D1 D0
基于三级管的一次性可编程PROM单元
幂递增
1.2.2可编程逻辑阵列PLA
X1
Xn
与阵列 或阵列 均可编程
···
·· ·
与阵列
· · ·
W1
或阵列
Wl
·
A1
A0
A1 A1 A0 A0
F1
F0
时序型PLA结构图
·
··
X1
Qk
·· ·
与阵列 Q1
Xn
· · ·
W1
···
或阵列
Wl
触发器
···
···
Z1 Zm
PLA优缺点：
对于多输入、多输出的函数，逻辑化简难 运行速度下降了
2。XILINX：FPGA的发明者，老牌PLD公司， 是最大可编程逻辑器件供应商之一。产品种类 较全，主要有：XC9500/4000， Coolrunner(XPLA3) ，Spartan, Virtex等。 开发软件为Foundition和ISE。通常来说，在 欧洲用Xilinx的人多，在日本和亚太地区用 ALTERA的人多，在美国则是平分秋色。全球 PLD/FPGA产品60%以上是由Altera和Xilinx 提供的。可以讲Altera和Xilinx共同决定了PLD 技术的发展方向。
和浮栅之间出现导电隧道，电子可以双向通过， 形成电流。这种现象称为隧道效应。
S Gf Gc
D
N＋
N＋
P
隧道区
D Gc
Gf S
图 Flotox管的结构和符号
Wi (字 线 )
（
D1
V2
Gc
V1
S1
位 线
（
Di
图 E2PROM的存储单元
③ 快闪存储器(Flash Memory)是新一代电信号擦除的可编 程ROM。它既吸收了EPROM结构简单、编程可靠的优点， 又保留了E2PROM用隧道效应擦除快捷的特性，而且集成
CLK OE 输出(m)
(a)
CLK
OE
OLMC(n)
NC
NC
I/O(n)
来自 与逻辑 阵列
反馈
来自邻级 输 出 (m)
XOR(n) NC
NC NC
CLK OE
(c)
(a) 专用输入模式； (b) 专用组合输出模式； (c) 反馈组合输出模式； (d) 时序电路中的组合 输出模式； I/O(n)(e) 寄存器输出模式
真值表 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
输出D 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
PROM构成时序逻辑
A0 D 0
A1
D1
A2 D 2
D3
输出1
输出2 输出3
1D
次 态 CP C1
Q
现 Q态
PROM的逻辑阵列结构
OLMC (16)
OLMC (15)
OLMC (14)
OLMC (13)
OLMC (12)
OE
19
18
图GAL16V8逻辑 图 (a) 逻辑图； 17 (b) 引脚图
16
15
14
13
1
20
UCC
2
19
3
18
4
17
5 GAL 16
12
6 16V8 15
7
14
8
13
9
12
GND 10
11
11
(b)
GAL16V8
追求至善凭技术开拓市场，凭管理增 创效益 ，凭服 务树立 形象。 2020年 12月1 2日星 期六上 午12时 56分2 6秒00: 56:26 20.12 .12
严格把控质量关，让生产更加有保障 。2020 年12 月上午1 2时56 分20.1 2.120 0:56D ecem ber 12, 2020
AC0*
AC1(m)*
AC1(n)
CLK
来 自 邻 级 输m)出 ( OE
来自 与逻辑
阵列
反馈
CLK OLMC(n) OE 至另一个邻级
NC
NC
图 OLMC 5 种工作模
反馈
CLK
OE
OLMC(n)
NC
UCC NC
XOR(n) NC NC NC CLK OE (b)
I/O(n)
NC
NC NC 来自邻级
第1章 可编程逻辑 器件简介
1.1可编程逻辑器件（PLD)的分类
<1000门 低密度
可编程逻辑器件
>1000门 高密度
PROM PLA PAL GAL EPLD CPLD FPGA
逻辑符号说明
(a)
(a)
(a)
A B
F
A B
FA
F
(b)
(b)
(b)
A B
&
F
A ≥1 B
F
A
1
F