2.4GHz的CMOS LNA设计与仿真设计
基于ZigBee接收机的2.4 GHz CMOS LNA的设计
是 衰减 了很大 （ ４ ～ 一４ Ｂ 或 ０ ０ Ｖ～３ｍＶ） 一１ Ｏ ０ｄ ｍ ．３ 的信 号 ， 果放 大 增 益 不够 大 ， 么 后端 的处理 会 如 那
是设计 中的首要 问题 ＿ ． １ ｊ
详细讨 论 了 Ｚｇ ｅ 射 频接 收机 前 端重 要 电路模 块一 低 噪声 放 大器 （ ＮＡ） ｉＢ ｅ Ｌ 的设计 ， 采用 Ｓ Ｃ ０ １ 并 ＭＩ ． ８
ｍ Ｆ Ｃ Ｒ — ＭＯＳ工 艺 ， 通过 在 噪声 、 功耗 、 电源 电压 、 线性 动态 范 围等 各 种 因素 之 间寻 找最 佳 折衷 ， 计 了一 设
维普资讯
第 ４ ｌ卷
第 ３期
南 开 大 学 学 报（ 自然 科 学 版 ）
ＡｃａＳ ｉｎｉｒ ｍ ｔｒ ｌｕ Ｕｎ ｖ ｒｉａｉ ｎ ａ ｅ ｓｓ ｔ ｃｅ ｔａ ｕ Ｎａ ｕ ａｉ ｍ ｉｅｓｔ ｔ Ｎａ ｋ ｉｎ ｉ ｓ
Ｖ ｏ ． Ｎ９ １ ４１ ＝ ３
～
２ Ｂ之 间 ， ２ｄ 也有个 别 的应 用超 过 了 ２ Ｂ ２ｄ ． （ ） 声 系数． 噪放 的 噪声 系数 自然是 越 低越 好 ， 噪放 的 噪声 系数一 般 应 小 于 ６ｄ ． 是实 际上 ， ２噪 低 低 Ｂ 但
１９ ９ ８年 以来 大多数 Ｉ Ｅ 上报 导 的低 噪放设 计 都有 小于 ３ｄ ＥＥ Ｂ的噪 声 系数． 于 同一种 设计 噪声 系数 随着 对 工 作频 率 的上 升而 增 大． 实 上 ， 声 系数 是 不可 能 无 限小 的 ， 于 共栅 型 Ｃ 事 噪 对 ＭＯＳ低 噪放 ， 理论 上 最小 的
2[1].4+GHz低相位误差低相位噪声CMOS+QVCO设计
![2[1].4+GHz低相位误差低相位噪声CMOS+QVCO设计](https://img.taocdn.com/s3/m/098aec6427d3240c8547ef05.png)
咿魅怂测磐发２．４ＧＨｚ低相位误差低相位噪声ＣＭＯＳＱＶＣＯ设计高慧，吕志强，来逢昌（哈尔滨工业大学微电子中心，哈尔滨１５０００１）摘要：提出了一种新型的适用于锁相环频率夸成器的正交压控振荡器（Ｑｖｃ０）结构，分析了ＯｖｃＯ的工作原理及其相位噪声性能。
ＡＤｓ仿真结果表明，电路工作在２．４ＧＨｚ、偏离中心频率６００ｋＨｚ的情况下相位噪声为一１１５．４ｄＢｃ／Ｈｚ，在１．８ｖ电源下功耗仪为２．９ｍｗ，输出信号的相位误差小于Ｏ．１９。
结果还表明相对于目前流行的Ｏｖｃ０结构，提出的结构实现了低相位误差、低功耗、高，０Ｍ值。
关键词：正交压控振荡器；相位噪声；相位误差；品质因数中图分类号：ＴＮ７５２文献标识码：Ａ文章编号：１００３．３５３ｘ（２００７）１１－０９８８—０４Ｄｅｓｉｇｎｏｆ２．４ＧＨｚＬｏｗ－Ｐｈａｓｅ－ＥｒｒｏｒＬｏｗ－Ｐｈａｓｅ－ＮｏｉｓｅＣＭｏＳＱＶＣ０ＧＡ０Ｈｕｉ，ＬＯＺｈｉ－ｑｉａｎｇ，ＬＡＩＦｅｎｇ—ｃｈ锄ｇ（肼ｂ捌跏豳ｃ咖，肼缸ｋ血妇矿７‰缸影，黝缸１５０００１，ｃＭＭ）Ａｂｓｎ譬ｃｔ．ＡｎｏｖｅｌＬｃｑＩｌａｄｒ砒Ｉ珊ｖｏｌｔａｇｅ－ｃｏｎⅡ柚ｌｅｄ０８ｃｉｌｈｔｏｒ（ＱＶｃＯ）ｗ鹅ｄｅＢｉ印ｅｄｆｏｒＰｈ船ｅ—ｌｏｃｋｅｄ１００ｐ雠ｑｕｅⅡｃｙｓｙｍｈｅｓｉ北ｒ．Ｔｈ８叩ｅｍｔｉｏｎｐｄｎｃｉｐｌｅ且ｎｄｐｈａ８ｅｎｏｉｓｅｏｆｔｈｅＱＶｃＯｗｅｒｅ粕嘶ｚｅｄ，ＡＤｓＢｉ圳１“ｏｎｒｅＢｕｌｔｓ８ｈｏｗｔ｝ｌａｌｔｈｅｃｉ工ｃｕ“ａｃｈｉｅｖｅｓｔｈｅｐｈ踟ｎｏｉ∞０ｆ一１１５．４ｄＢｃ／｝Ｉｚａｔ６００ｋ№ｏｆｆｓｅｔ，ａ１１ｄｐｏｗｅｒｄｉｓｓｉｐ砒ｉｏｎｏｎｌｙ２．９ｍｗｆｈｔｈｅｗｈｏｌｅＱＶｃ０ａｔｔｌｌｅｖｏｌｔ８９ｅＢ“ｐｐｌｙ０ｆ１．８Ｖ．ｎｅｐｈａ跎ｅｍｒｂｅｆｗｅｅｎＩａｎｄＱｓｉｇＩ“ｓｉＢ且ｔｍ０８ｔＯ．１９。
．Ｔｈｅ唧ａｄＢｏｎｏｆＡＤｓｒｅＢｕｌｔｓａＩｌｄｒｅｃｅⅡｔＰｕｂｌｉｓｈｅｄｄｅｓｉ印ｓ８ｈｏ啪ｔｈａｔｔｈｅａｄｖａＩｌｔａｇ骼０ｆｔｈｅＱＶｃ０ｓｔｎｌｃｔＩｌｒｅａｒｅｔｌｌｅｃｈａｒａｃⅫｓｔｉｃｓ０ｆｍｔ｝Ｉｅｒ１０ｗｐｈａ舱ｅｒｍｒ，１０ｗｐｏｗｅｒｃｏＩｌｓｕｍｐ６０ｎ蛐ｄｈｉｇｈｎｇＬＩｒｅ－ｏｆ．ｍｅｄｔ．Ｋｅｙ啪ｒ凼：Ｑｖｃｏ；ｐｈａ８ｅｎｏｉ∞；ｐｈ踟ｅｒｍｒ；６９Ｉｌｒｅ—ｏｆ－ｍｅｒｉｔ（ＦｏＭ）１引言近年来，随着无线通信的广泛需求和迅速发展，直接变频收发器由于其低功耗、低造价、高集成度已成为Ｉｃ设计中大量研究的课题。
射频电路中的CMOS LNA设计方法与性能提高方法研究
级 ，所 以 它 对 于 噪 声 、 线 性 度 、 阻 抗 匹 决提 供 更 多 的 方法 。 配 、带 宽 等 参 数 有 着 更 加 严 格 的 要 求 ， ２ＣＯ Ｎ Ｆ ． Ｍ Ｓ Ｌ Ａ Ｒ 的整体设计方法
例 如 ，在 外差 结构 中 ，Ｌ Ａ Ｎ 的典型参 数
Ｆｏ ｔ 最 后 可 以 通 过 Ⅱ型 阻 抗 匹 配 网 ｐ ， 络 实 现 源 的 阻抗 匹 配 ，从 而 可 以 使 用 片 前 文 已经 介 绍 了 Ｌ Ａ 典 型 参 数 上 电感 。 Ｎ 的 值： 图 １ 一个 具体 的设 计实 例 （ 考 是 仅 噪声 系数 ： 虑 Ｎ Ｏ 的情 况 ） 。节 点 １ 输 入 ，节 点２ ＭＳ 为 为 输 出 ，节 点 ３ 通 过 电 感 接 地 。输 出 处 Ｆｒ ＋ ４ ｖ ｏ ｍ ｒ ㈩ 接 理 想 １ 电感 。 可 以通 过 调 整 Ｍ 、Ｍ 的 Ｈ １ ２ 输 入 发射 系数 ： 宽长 比来 实 现 Ｆ ｉ与 州 的最 小 化 。 ｍｎ 反 馈 补 偿 电感 Ｌ 的 作 用 是 修 正 网 ２ ＋ （） ２ 络 的输 入 阻抗 ，使 ｒＥ １ 的共轭 更加接 近 ｏｐ 式 中 ， ｒ 为 噪 声 等 效 电 阻 ，ｓ ｊ Ｎ ｉ 为 Ｆ ｔ。 双端 口网络 的散射 系数 ， Ｆｏ ｔ 反射 ｐ 源 图 ２中 沟 道 最 佳 宽 度 在 ４ １ ０ ｍ ０ ｇ ６ 系 数 的值 ， Ｆ１ 对 应 着 噪 声 系 数 最 ｉ。 ｍ ｎ 敏 感 度 ， 所 以 ， 可 以 最 佳 沟 道 宽 度 为
，
ａｄ ５０ ９８ ｗ Ｃｌ ＝１； ｋ ａｄ ５０ ９８ ｗ ｃｌ －０； ｋ
ｗ ，ｏ ｂ ｅ ｆ ｅｕ ｎ ｅ ／ 并 行 控 制 输 入 Ｏ ｄ ｕ ｌ ｒ ｑ ｅ ｃ ） ／
CMOS模拟集成电路设计与仿真
CMOS模拟集成电路设计与仿真CMOS（互补金属-氧化物半导体）模拟集成电路设计与仿真在当前半导体行业中具有重要的地位。
CMOS模拟集成电路是指利用CMOS工艺制作的电路，它融合了模拟电路和数字电路的特点，可以实现复杂的模拟信号处理和调制解调等功能。
在本文中，我们将介绍CMOS模拟集成电路的设计流程、仿真方法以及相关应用。
CMOS模拟集成电路设计的流程包括需求分析、电路拓扑设计、器件选型和尺寸确定、偏置电流源设计、电路级仿真与优化等几个步骤。
首先，需求分析是确定电路的性能指标和功能要求，包括增益、带宽、功耗等。
然后，根据需求分析，设计电路的拓扑结构，确定电路中各个电子器件的连接关系和整体布局。
接下来，从器件库中选择合适的器件，并确定器件的尺寸，以满足性能指标。
偏置电流源设计是保证电路工作的稳定性和线性度的关键，其中包括长尾对偏置、电流镜等方式。
最后，进行电路级仿真与优化，通过仿真分析电路的静态和动态性能，并对电路参数进行优化。
CMOS模拟集成电路的仿真方法有很多种，常见的包括电路级仿真和系统级仿真。
电路级仿真主要是使用电路仿真工具（如Cadence、SPICE 等）对电路进行详细的分析和验证，包括直流工作点分析、交流增益分析、噪声分析、失调分析等。
系统级仿真则是利用系统仿真工具（如MATLAB、Simulink等）对整个模拟集成电路进行性能评估和验证，包括输入输出特性、信噪比、动态范围等。
仿真结果可以帮助设计人员理解电路的工作原理、验证电路的性能指标，同时可以指导设计改进和优化。
CMOS模拟集成电路的应用非常广泛，包括通信、媒体、医疗和电力等领域。
以通信领域为例，CMOS模拟集成电路可以用于信号调制和解调、频率合成、射频前端等。
在媒体领域，它可以用于音频放大器、视频处理、图像传感器等。
在医疗领域，CMOS模拟集成电路可以实现心电图放大器、血压测量设备等。
在电力领域，它可以用于电力传输和转换、能量管理等。
LNA_理论基础
低噪声放大器设计的理论基础作者：佚名来源：本站整理发布时间：2009-10-20 20:45:05 [收藏] [评论]射频低噪声放大器的ADS设计本文首先简要介绍了低噪声放大器设计的理论基础，并以2.1－2.4Ghz 低噪声放大器为例，详细阐述了如何利用Agilent 公司的ADS 软件进行分析和优化设计该电路的过程，仿真结果完全满足设计指标，最后对微波电路的容差特性进行了模拟分析，对于S 波段低噪声放大器的设计研究有着重要的参考价值。
关键词：低噪声放大器，匹配，仿真，优化1. 前言低噪声微波放大器（LNA）已广泛应用于微波通信、GPS 接收机、遥感遥控、雷达、电子对抗、射电天文、大地测绘、电视及各种高精度的微波测量系统中，是必不可少的重要电路。
低噪声放大器位于射频接收系统的前端，其主要功能是将来自天线的低电压信号进行小信号放大。
前级放大器的噪声系数对整个微波系统的噪声影响最大，它的增益将决定对后级电路的噪声抑制程度，它的线性度将对整个系统的线性度和共模噪声抑制比产生重要影响。
对低噪声放大器的基本要求是：噪声系数低、足够的功率增益、工作稳定性好、足够的带宽和大的动态范围。
Advanced Design System(ADS)软件是Agilent 公司在HPEESOF 系列EDA 软件基础上发展完善的大型综合设计软件，它功能强大，能够提供各种射频微波电路的仿真和优化设计，广泛应用于通信、航天等领域，是射频工程师的得力助手。
本文着重介绍如何使用ADS 进行低噪声放大器的仿真与优化设计。
2. 低噪声放大器特点及指标LNA 是射频接收机前端的主要部分，它主要有四个特点。
首先，它位于接收机的最前端，这就要求它的噪声系数越小越好。
为了抑制后面各级噪声对系统的影响，还要求有一定的增益，但为了不使后面的混频器过载，产生非线性失真，它的增益又不宜过大。
放大器在工作频段内应该是稳定的。
其次，它所接受的信号是很微弱的，所以低噪声放大器必定是一个小信号放大器。
射频射频LNA设计
《射频集成电路设计》课程设计报告LNA的设计和仿真专业：集成电路班级：电子0604学号：200681131姓名：高丕龙LNA的设计和仿真一．实验目的：1.了解低噪声放大器的工作原理及设计方法。
2.学习使用ADS软件进行微波有源电路的设计，优化，仿真。
3.掌握低噪声放大器的制作及调试方法。
二．原理简介1.低噪声放大器低噪声微波放大器（LNA）已广泛应用于微波通信、GPS接收机、遥感遥控、雷达、电子对抗、射电天文、大地测绘、电视及各种高精度的微波测量系统中，是必不可少的重要电路。
LNA是射频接收机前端的主要部分，它主要有以下四个特点：首先，它位于接收机的最前端，这就要求它的噪声系数越小越好。
为了抑制后面各级噪声对系统的影响，还要求有一定的增益，但为了不使后面的混频器过载，产生非线性失真，它的增益又不宜过大。
放大器在工作频段内应该是稳定的。
其次，它所接受的信号是很微弱的，所以低噪声放大器必定是一个小信号放大器。
而且由于受传输路径的影响，信号的强弱又是变化的，在接受信号的同时又可能伴随许多强干扰信号输入，因此要求放大器有足够的线型范围，而且增益最好是可调节的。
再次，低噪声放大器一般通过传输线直接和天线或者天线滤波器相连，放大器的输入端必须和他们很好的匹配，以达到功率最大传输或者最小的噪声系数，并保证滤波器的性能。
最后，它应具有一定的选频功能，抑制带外和镜像频率干扰，因此它一般是频带放大器。
LNA低噪声放大器的主要指标如下：1）工作频率与带宽2）噪声系数3）增益4).放大器的稳定性5）输入阻抗匹配6）端口驻波比和反射损耗在设计较高的频段低噪声放大器，通常选用场效应管FET和高电子迁移率晶体管（HEMT）。
影响放大器噪声系数的因素除了与所选用的选用元器件有关外，电路的拓扑结构是否合理也是非常重要的。
放大器的噪声系数和信号源的阻抗有关，放大器存在着最佳的信号源阻抗Zso，此时，放大器的噪声系数应该是最小的，所以放大器的输入匹配电路应该按照噪声最佳来进行设计，也就是根据所选晶体管的Гopt来进行设计。
lna设计实例
以下是一个LNA（低噪声放大器）设计实例：
1. 确定设计要求：首先，确定LNA的设计要求，包括增益、噪声系数、稳定性、线性度等参数。
2. 选择合适的工艺和器件：根据设计要求，选择合适的工艺和器件。
例如，可以选择CMOS工艺或GaAs工艺，以及相应的晶体管器件。
3. 确定电路结构：根据设计要求和选择的工艺和器件，确定LNA的电路结构。
一般来说，LNA可以采用共源共栅结构或分布式结构等。
4. 进行阻抗匹配：在进行LNA设计时，需要进行阻抗匹配以减小反射和失配损耗。
可以使用Smith圆图或其他工具进行阻抗匹配。
5. 进行噪声和增益优化：在完成阻抗匹配后，需要进行噪声和增益优化。
可以通过调整电路参数、选择合适的器件、优化电源电压等方式来优化噪声和增益。
6. 进行稳定性分析：在进行LNA设计时，需要进行稳定性分析以避免振荡。
可以通过计算稳定性系数、观察仿真结果等方式进行稳定性分析。
7. 进行版图设计：在完成上述步骤后，可以进行版图设计。
可以使用专业软件进行版图设计，包括电路图绘制、元件封装、布线等。
8. 进行测试和验证：完成版图设计后，需要进行测试和验证以验证设计的正确性和性能。
可以使用测试设备进行测试，并记录测试结果进行分析和改进。
需要注意的是，LNA设计是一个复杂的过程，需要综合考虑多个因素。
因此，在进行LNA设计时，建议参考相关文献、资料和经验，并进行多次仿真和测试以验证设计的正确性和性能。
低功耗2.4GHz 0.18μm CMOS全集成低噪声放大器设计
电路设计分 析采用 Ａ Ｓ仿真软件 ， Ｄ 电源电压 Ｉ 工作 电流 ８ Ａ， Ｖ， ｍ 增益为 １ ． ｄ ， ５ ４ Ｂ 噪声 系数 ｚ ７ Ｂ 线性度指标 Ｉ ３为一０ ６ Ｂ 结论是 Ｃ Ｓ ．ｄ ， Ｉ Ｐ ・ｄ 。 ＭＯ
工艺 在 工艺 和模 型 方 面 的改 进 ， 得 Ｃ 使 ＭＯＳＲＦ电 路 设计 更 为 精 确 ， 集 成 度 更 高 。 可
的低 噪声 放大 器 。
以上 ， 得 利用 Ｃ 使 ＭＯＳ工 艺 实 现 ＧＨｚ 段 的 高 频 频
模 拟 电路成 为可 能 。 此外 ， 无线 接 收机 小 型化 和低 价
格 的发 展趋 势 ， 动 着 收 发机 射频 电路 和基 带 电 路 推
１ 电路 设 计 原 理
基于 Ｃ Ｍ０Ｓ工 艺 的低 噪 声 放 大 器设 计 一 般采 用 经 典 的共源 共栅 级联 结构 ， 过 减小 密勒 效应 ， 通 增
Ｏ 引 言
快速 增 长 的无 线 通 信 市场 ， 对 低 功 耗 和低 价 使
砷 化 镓 有 很 强 的 优 势 ， 是说 ， 就 只有 利用 Ｃ ＭＯＳ工
艺 ， 有 可 能将 射 频 、 才 中频 ， 以及 基 带部 分 的电路 全 部 集成 到一 块 芯 片上 。 由于 接 收机越 来越 多 的使用 在 小 型移 动 设 备 上 ， 因此 低 功 耗 是 一个 未来 的发展
要求。 －
格 的接 收机 芯 片组 的需求 越来 越 大 。以往 的接 收机 大 都 是利用 砷化镓 或 双极 性硅 工 艺实 现 的功率 放 大 器 、 频 器 、 噪 声 放 大 器 等 射 频 电路 与 Ｃ 混 低 ＭＯＳ工 艺 实 现 的中频 和基带 电路 进行 混 合集 成 。 且 ， 并 那些 射 频 电路 主要 由分 离元 件或低 集 成度 的射 频 芯片 构 成 的 。近 年 来 ， 着 特征 尺 寸 的 不 断 减 小 ，． ８ ｍ 随 ０ １
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
毕业设计设计题目一种用于射频接收机的2.4GHz 低噪声放大器设计学生姓名易昕学号 20105220 专业班级微电子10-3班指导教师尹勇生院系名称电子科学与应用物理学院2014年06月08日目录中文摘要 (1)英文摘要 (2)第一章绪论 (3)1.1 课题研究背景现状以及意义 (3)1.1.1 课题背景 (3)1.1.2 CMOS 低噪声放大器研究现状 (4)1.1.3 研究意义 (5)1.2 论文主要工作及组织结构 (6)第二章LNA的器件特性和噪声模型 (7)2.1 MOSFET器件模型及特性 (7)2.2器件噪声 (8)2.2.1 热噪声 (9)2.2.2 闪烁噪声 (9)2.2.3 散粒噪声 (10)2.2.4 爆米噪声 (10)2.3 MOS器件噪声分析 (11)2.3.1 漏极电流噪声 (11)2.3.2 栅噪声 (12)2.4 二端口网络噪声理论及优化噪声系数的LNA匹配技术 (12)第三章低噪声放大器的主要技术参数 (20)3.1 引言 (20)3.2 噪声系数 (21)3.3 S参数 (22)3.3.1 双端口网络的S参数介绍 (22)3.3.2 S参数方程 (22)3.4 功率增益 (24)3.5 线性度 (24)3.6 稳定性指标 (26)3.7 功耗 (27)第四章LNA电路结构的分析和选择 (27)4.1 输入端并联电阻的共源放大器 (27)4.2 并联-串联放大器 (29)4.3 共栅放大器 (31)4.4 电感源极负反馈放大器 (32)4.4.1 电感源极负反馈放大器的结构 (32)4.4.2 增益 (34)4.4.3 功率约束噪声优化 (35)第五章LNA电路设计与仿真 (38)5.1 引言 (38)5.2 设计指标要求 (39)5.3 单端低噪声放大器的设计 (39)5.3.1 主体电路设计 (40)5.3.2 输入匹配 (45)5.3.3 输出匹配 (47)5.3.4 偏置电路 (49)5.4 仿真结果及分析 (50)第六章总结与展望 (55)致谢 (56)参考文献 (57)一种用于射频接受机的2.4GHz低噪声放大器设计摘要：人们生产、生活的需要促进了无线通信技术的蓬勃发展，对射频模块的性能要求也越来越高。
近年来，深亚微米CMOS工艺的不断进步和射频集成电路对低成本、低功耗、高集成度的追求使得用CMOS工艺设计高性能的射频集成电路成为了研究热点。
低噪声放大器（LNA）是射频前端电路的典型模块，它的性能直接决定了接收机的整体性能。
作为接收机系统的第一级，LNA 主要是将天线接收到的微弱信号，将其放大供后级模块电路进行信号处理，同时要求引入很小的噪声，其性能的优良对接收机系统起着至关重要的作用。
本文研究的是2.4GHz CMOS 低噪声放大器。
首先对MOSFET模型和噪声特性进行分析，并给出了阻抗匹配下噪声性能优化的方法；其次，对低噪声放大器的各个指标参数进行了理论推导，并对现有的低噪声放大器的各种拓扑结构进行分析和比较，从中选择了源简并电感负反馈共源共栅结构进行LNA的设计。
最后，本文采用TSMC 0.25um RF CMOS 工艺完成了一个2.4GHz的单端电感源极负反馈Cascode LNA 模块的设计，详细地给出了设计步骤，并用ADS进行了仿真。
仿真结果为，IIP3=12.905dBm, P-1dB=-21.83dBm，NF=4.07dB，散射参数为：S11=-28.73dB, S22=-22.85dB, S21=21.79dB，功耗为7.6 mW，仿真结果表明，本文设计的LNA性能良好并符合设计要求。
关键词：CMOS 低噪声放大器（LNA），噪声系数，电感源极，ADS仿真软件Design of a 2.4GHz CMOS LNA for RFRAbstract：According to the needs of people’s life,the application of wirelesscommunication technique has been flourishing all the time.In recentyears, the development of CMOS processing technology and theRFIC requirement of low cost,low power dissipation and highintegration has made the research of a high-performance draw muchmore attention. Low Noise Amplifier (LNA) is a typical part of the RFFront End,its performance determines the whole receiver’sperformance．As the first stage of the receiver,LNA must have a lownoise figure (NF) and a big gain to amplify the weak signal coming fromthe antenna.This thesis focuses on the design of 2.4GHz CMOS LNA.First,it analyzesthe characteristics and the noise model of MOSFET ,giving the methodto optimize the noise performance under impedance matchingconditions; Next, the detail indexes of the LNA are explained and allkinds of the LNA topology are compared to discuss their advantagesand disadvantages. The input inductive source degenerated Cascodetopology is our choice.At last,a 2.4GHz single end input inductive source degenerated CascodeLow Noise Amplifier( LNA) with TSMC 0.25um RF CMOS process isfulfilled and design steps has been given too,using ADS forsimulation.The results of simulation are: IIP3=12.905dBm,P-1dB=-21.83dBm,NF=4.07dB,S11=-28.73dB, S22=-22.85dB,S21=21.79dB,Power=7.6 mW, which shows that the LNA design of thispaper has good performance and meet the requirement. Keywords：CMOS Low Noise Amplifier , Noise Figure, Inductive Source, ADSSimulation Software第一章绪论1.1 课题研究背景现状以及意义1.1.1 课题背景在近十年里，通信技术获得了惊人的发展，而无线通信技术是其中发展最为迅速的一个分支。
今天，无线通信技术已经广泛应用到人们生活中的各个领域，如：高速语音、数据与图像传输、蜂窝式个人通信与基站、多点多址分布系统、低轨道卫星移动通信、智能交通系统和多媒体移动接入通信系MMACS（Multimedia Mobile Access Communication System）等等。
特别是近几年来，高速无线互联网、第三代移动通信（3G）以及利用MPEG标准实现无线视频图像传输的卫星服务等技术的迅猛发展，使得无线通信技术得到了飞速发展。
射频前端中低噪声放大器（Low noise amplifier，LNA）模块是射频接收机中的一个重要组成部分，其主要功能是将天线接收到的微弱信号进行放大，同时要求引入的噪声较低，并将信号输出供给后级的混频器处理，如果信号在此级引入较大的噪声或没有将信号放大，那么其后的射频模块将无法对有用信号进行处理。
因此，低噪声放大器的性能对整个射频接收机系统，无线局域网WLAN 系统，WCDMA 系统和我国的3G 移动通信系统TD-SCDMA 系统的性能都有着重要的影晌。
并且，随着RF CMOS 工艺性能的提高，用RF CMOS 工艺实现无线通信射频接收机系统中的射频前端低噪声放大器不仅必要而且可能。
1.1.2 CMOS 低噪声放大器研究现状长期以来，射频集成电路实现工艺是以GaAs、硅双极Bipolar/SiGe BiCMOS工艺为主的。
主要是由于GaAs 具有较好的高频特性，高隔离度和较低的损耗；硅双极Bipolar 具有速度和精度上的优势；SiGe BiCMOS具有高的截止频率[1]。
这些工艺的特点是成本太高和功耗较大。
CMOS 工艺与这些工艺相比，尽管有着噪声稍大和高频性能略差的劣势，但是它独有的低成本、低功耗和易于进行超大规模集成电路设计等优点，很快成为射频集成电路设计的主流工艺[2]。
并且随着对CMOS 工艺研究的不断深入和芯片制造技艺的逐渐提高，CMOS 传统的频率和噪声特性的劣势也逐渐得到改善[3]。
故CMOS 射频集成电路成为当前的研究热点。
国内的射频电路研究主要是基于GaAs 或SiGe 工艺，采用CMOS 工艺实现射频集成电路RFIC的研究工作只是在近些年才在部分高校、研究所和公司中开展开来。
其中较为有名的研究单位有东南大学射频与光电集成电路研究所、复旦大学微电子学系、重庆西南集成电路设计中心、上海鼎芯半导体、西安电子科技大学微电子研究所和西安华讯等。
国内集成电路发展的需要，促进了国家对IC 行业加大扶持力度，现国内已建立了一条完整的工艺生产线，如上海的中芯国际SMIC 0.18um工艺线已经投入生产。
值得一提的是我国台湾在CMOS RFIC 研发和生产制造能力在国际上已经具有了很强的竞争力。
台积电(TSMC)，台联电(UMC)等芯片加工厂都有完整和先进的工艺流水线。
国外学者也对低噪声放大器作了广泛而深入的研究，尽管取得了不小的成果，但LNA的设计中仍存在许多需要研究和解决的难题[4]，如功耗问题——低噪声则要求工作电流较大，故功耗较大；短沟道效应使设计复杂化。