cadence仿真工具介绍1
cadenceic基础仿真经典实用
• 选择分析模式：
•cadence ic 基础仿真
• 电路中有两个电压源，一个用作VDD,另一个用作信号输入 Vin
V in
•cadence ic 基础仿真
• 输出的选择
•cadence ic 基础仿真
• 分析一阶共源放大器获得的波形图 • 波形图显示了当Vin 从0->2V 时输出的变化
•cadence ic 基础仿真
• 下图为以温度为变量进行直流分析时候的波形图
•cadence ic 基础仿真
带隙基准的温度参考
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
•cadence ic 基础仿真
实例5 一阶放大器
共源的一阶放大器
• 下图显示了为仿真产生的输出日志文件 •
•cadence ic 基础仿真
• 产生的波形如下所示：
•cadence ic 基础仿真
• 可以通过设定坐标轴来获得电流—电压曲线 • 按以下方式进行： Axis-> X Axis
•cadence ic 基础仿真
• 按下图所示，将X轴设定为二极管上的电压 降
•cadence ic 基础仿真
• 在改变了X轴之后，波形应如下图所示：
•cadence ic 基础仿真
• 由于我们只对二极管的伏安特性曲线感兴趣，因此我们可以只选择流 经二极管的电流与其两端压降。新的曲线如下图所示：
•cadence ic 基础仿真
实例2 双极型晶体管的伏安特性曲线
• 首先为双极型晶体管电路新建一个cell view • 利用原理图编辑所需要的仿真电路
然后单击ESC。 • 可以得到如下图所示的一族伏安特性曲线
仿真工具系列介绍（一）
仿真工具系列介绍（一）仿真工具系列介绍（一）关于Ansoft公司的仿真工具Ansoft公司的高速PCB板的信号完整性仿真专题。
现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。
高速PCB 设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。
目前，Ansoft 公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。
Cadence的工具采用Sun的电源层分析模块Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。
该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。
有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在Zuken公司的虚拟原型设计工具该公司首次推出最新版虚拟原型设计产品，用于其“线路板完整性”设计流程中。
新产品Hot-Stage 4通过引入一致的、约束驱动的工程环境，在高速PCB设计工艺方面引起了一场革命。
此新产品包含基于电子制表软件的约束管理器、自动约束向导、"假设分析"编辑器、嵌入式布线器，具有在线仿真、验证以及EMI和热分析等功能。
Hot-Stage 4能够解决在当今高速设计过程中的信号完整性、EMI、散热以及可制造性等问题，为设计工程师和布局工程师提供了一种设计纠正方法。
工程师输入约束条件，该工具便可自动合成满足要求的设计。
cadence工具介绍
Cadence 工具介绍
Allegro PCB Editor
用于创建修改设计文件，是主要的设计工具。
可以单独启动，也可以在工程管理器中启动。
有两种模式：layout mode 和symbol creation mode。
当我们进行手工布局布线时，就工作在layout mode模式下。
symbol creation mode中可以创建及修改Package symbol、mechanical symbol、format symbol、shape symbol、flash symbol。
Padstack Designer
创建及修改焊盘panstacks
Allegro在创建零件封装时，焊盘需要单独设计，必须使用这个工具先创建焊盘。
DBDoctor
用于检查设计数据中的错误，在设计的每一个阶段执行，可以部分修改错误。
在生成光绘文件前必须进行DBDoctor检查。
Allegro Constraint Manager
Allegro约束管理器，布局布线约束规则的创建、管理、评估、检查等，如各种物理间距，线长，线宽等。
可以与AllegroPCB Editor和Allegro PCB SI等完美集成，非常方便进行交互设计。
Allegro PCB SI
电路板信号完整性仿真工具，反射、串扰等噪声分析。
布线前后都可以使用，布线前主要进行约束规则的开发。
Allegro PCB PI
电源完整性仿真工具。
(15.7版本)不能仿真电源平面分割情况，可用其他工具替代。
工具之间的关系。
cadence仿真工具介绍1
( TB ( TO ( GT ( W1 ( A1 ( W2 ( A2 ( W3 ( A3
"nwell" ) "diff" ) "poly" ) "cut" ) "metal" ) "cut" ) "metal" ) "cut" ) "metal" )
COPYRIGHT FOR ZHOUQN
COPYRIGHT FOR ZHOUQN
原理图编辑窗口结构分类编辑命令菜单常用快捷命令菜单1instance调用库单元cellview浏览器librarycellviewnameoption阵列行数列数旋转x镜像y镜像variable如果有2addpin调用端口pinpinnames总线命名方式总线名放置方式pin的旋转和镜像3addwire连线narroworwide4wirename连线命名连线规则连线粗细连线名称连线名称的相关属性10属性参数修改9undo11chechandsave12save5放大缩小8删除6stretch拉动保持连接7copy从分类菜单中可以看到命令的快捷键和许多其它命令仿真环境设置版图设计基本过程和要求在一定工艺下根据电路的要求依据版图设计规则设计每个器件的图形并完成排版布线形成一套完整的电路光刻掩膜版图形
COPYRIGHT FOR ZHOUQN
版图主要编辑命令 （2）修改类命令 ） Undo, Redo , Move, Copy, 拉动，改变形状， 拉动，改变形状， 删除，查找， 删除，查找， 合并图形， 合并图形， 制作单元， 制作单元， 打散单元， 打散单元， 劈切图形， 劈切图形， 胀缩图形， 胀缩图形， 旋转图形等等。 旋转图形等等。
CADENCE仿真步骤
CADENCE仿真步骤
Cadence是一款电路仿真软件，它可以帮助设计师创建、分析和仿真
电子电路。
本文将介绍Cadence仿真的步骤。
1.准备仿真结构：第一步是准备仿真结构。
我们需要编写表示电路的Verilog或VHDL代码，然后将它们编译到Cadence Integrated Circuit (IC) Design软件中。
这会生成许多文件，包括netlist和verilog等文件，这些文件将用于仿真。
2.定义仿真输入输出信号：接下来，我们需要定义仿真的输入信号和
输出信号。
输入信号可以是电压、电流、时间和其他可测量的变量。
我们
需要定义输入信号的模拟和数字值，以及输出信号的模拟和数字值。
3.定义参数：参数是仿真中用于定义仿真设计的变量，这些变量可以
是仿真中电路的物理参数，如电阻、电容、时延、输入电压等，也可以是
算法参数，如积分步长等。
4.运行仿真：在所有参数和信号都设置完成后，我们可以运行仿真。
在运行仿真之前，可以使用自动参数检查来检查参数是否正确。
然后，使
用“开始仿真”命令即可启动仿真进程。
5.结果分析：在仿真结束后，我们可以使用结果分析器来查看输出信
号的模拟和数字值，以及仿真中电路的其他特性，如暂态分析、稳态分析、功率分析等。
以上就是Cadence仿真步骤。
Cadence工具简介
Cadence工具简介1，逻辑设计与验证工具* 逻辑仿真工具: Cadence NC-Verilog, Verilog-XL, NCSim,Simvision Waveform Viewer* 综合工具: Cadence BuildGates* 形式验证工具: VerplexLEC2．综合布局布线工具SoC Encounter—可应用于如90nm及其以下的SOC设计；△ SE-PKS—可应用于如复杂时序收敛的IC设计；△ Fire & Ice QX and SignalStorm—可应用于3维电阻电容参数提取及延时计算；△ VoltageStorm—可应用于功耗分析；△ CeltIC—可应用于信号完整性分析。
3 system level design工具综合（Hardware Design System 2000）算法验证（SPW）△ 结构设计工具(SystemC-based simulators, CoWare, etc)△ 硬件/软件混合设计工具(Verification Platform, Seamless, etc)△ 模拟/混合信号工具(AMS, Agilent ADS, etc)4，CIC(layout & custom layout) 全定制集成电路布局设计工具△ Virtuoso Layout Editor△ Assura (Layout verification)5，AMS (analog mixed signal, RF analysis and design)模拟集成电路设计工具。
AnalogDesignEnvironment。
MixedSignal Design Environment。
Analog Modeling with Verilog-A。
Spectre Circuit Simulator6，HS-PSD(high speed PCB system design) 高速系统和板极设计工具o Concept HDL Front-to-Back Design Flow –原理图输入工具o PCB Librarian –器件建库工具o Allegro PCB Layout System – PCB板布局布线工具o Specctra AutoRoute Basics –基本自动布线器o Advanced Specctra Autorouting Techniques –高级自动布线器o SpecctraQuest Foundations –信号完整性仿真工具o Advanced SpecctraQuest Techniques –高级信号仿真工具*VerilogHDL 仿真工具 Verilog-XL*电路设计工具 Composer电路模拟工具 Analog Artist*版图设计工具 Virtuoso Layout Editor版图验证工具 Dracula 和 Diva*自动布局布线工具 Preview 和 Silicon Ensembleform:Mr Bond coms-chip expert设计任务 EDA工具功能仿真和测试 a. Cadence, NC_simb. Mentor ModelSim (调试性能比较突出)c. Synopsys VCS/VSSd. Novas Debussy (仅用于调试)逻辑综合 a. Synopsys, DCb. Cadence, BuildGatesc. Mentor, LeonardoDFT a. Mentor, DFTAdvisorb. Mentor, Fastscanc. Mentor, TestKompressd. Mentor, DFTInsighte. Mentor, MBISTArchitectf. Mentor, LBISTArchitectg. Mentor, BSDArchitecth. Mentor, Flextesti. Synopsys, DFT Complierj. Synopsys, Tetra MAXk. Synopsys, BSD Complier布局,时钟树综合和自动布线a. Cadence, Design Plannerb. Cadence, CT-Genc. Cadence, PKSd. Cadence, Silicon Ensemblee. Synopsys, Chip Architectf. Synopsys, Floorplan Managerg. Synopsys, Physical Complier & Apolloh. Synopsys, FlexRoute网表提取及RC参数提取物理验证a. Mentor, xCalibreb. Cadence, Assure RCXc. Synopsys, Star-RCXTd. Mentor, Calibree. Synopsys, Herculef. Cadence, Assure延时计算与静态时序分析a. Synopsys, Prime Timeb. Cadence, Pearlc. Mentor, SST Velocity形式验证 a. Mentor, FormalProb. Synopsys, Formalityc. Cadence, FormalCheck功能优化与分析 a. Synopsys, Power Compilerb. Synopsys, PowerMill-ACEHDLQA a. TransEDA, Verification Navigatorb. Synopsys, LEDAFPGA开发 a. Mentor, FPGAdvantageb. XILINX, ISEc. Altera, QuartusIISoC开发 a. Mentor, Seamless CVEb. Cadence, SPWc. Synopsys, Co-Centric版图设计工具 a. Cadence, Virtuosob. Mentor, IC-Stationc. 思源科技, Laker电路级仿真 a. Mentor, ELDOb. Mentor, ADMSc. Cadence, Spectre, Spectre RFd. Cadence, AMSe. Synopsys, Star-Hspice以下只是个人和本公司的评价，不一定十分全面，仅供参考。
Cadence使用初步简介
Cadence使用初步简介在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。
Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。
但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。
本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。
一、Cadence平台的启动：①右击桌面，在弹出菜单中单击open Terminal②在弹出的终端中输入icfb&然后按回车启动Cadence③Cadence启动过程④Cadence启动完成后，关闭提示信息二、设计项目的建立①点击Tools—Library Manager…启动设计库管理软件②启动设计库管理软件③点击File—New--Library新建设计库文件④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK⑤选择关联的工艺库文件，我们选择关联已有的工艺库文件，点击OK⑥在弹出菜单中的Technology Library下拉菜单中选择我们需要的TSMC35mm 工艺库，然后点击OK。
⑦设计的项目库文件建立完成，然后我们在这个项目库的基础上建立其子项目。
点击选择mydesign,然后点击File-New-Cell View…⑧输入子项目的名称及子项目的类型，多种类型，目前课程设计中用到的主要是电路图编辑和版图编辑。
在设计版图之前我们假定先设计原理图：所以我们选择，然后点击OK。
cadence原理图仿真
cadence原理图仿真首先，我们来了解一下cadence原理图仿真的基本原理。
在进行原理图仿真时，我们需要将电路设计转换为一个数学模型，然后利用计算机软件对这个模型进行求解，得到电路的各种参数和性能指标。
这个数学模型通常是由电路的基本元件和它们之间的连接关系构成的，通过建立节点方程和元件特性方程，可以得到一个包含了电路各种参数的数学方程组。
然后利用数值计算方法对这个方程组进行求解，就可以得到电路的各种性能指标，比如电压、电流、功率等。
在cadence原理图仿真中，我们通常会使用一些常见的仿真工具，比如SPICE仿真器。
SPICE是一种通用的电路仿真工具，它可以对各种类型的电路进行仿真，包括模拟电路、混合信号电路和射频电路等。
通过建立电路的原理图，并在仿真器中设置各种参数和仿真条件，就可以对电路进行仿真分析，得到电路的各种性能指标。
在进行cadence原理图仿真时，我们需要注意一些关键的仿真参数和设置。
首先是仿真的时间步长和仿真的时间范围，这两个参数会直接影响到仿真的精度和速度。
通常情况下，我们需要根据电路的特性和仿真的要求来合理地设置这两个参数，以保证仿真结果的准确性。
另外，还需要注意仿真的激励信号和仿真的分析类型，比如直流分析、交流分析、脉冲分析等，这些参数会直接影响到仿真的结果和分析的内容。
除了基本的仿真参数设置，我们还需要注意一些特殊情况下的仿真技巧。
比如在进行混合信号电路的仿真时，需要考虑模拟部分和数字部分之间的接口和耦合关系，以保证整个系统的稳定性和正确性。
另外，在进行射频电路的仿真时，需要考虑传输线的特性和电磁场的影响，以保证仿真结果的准确性和可靠性。
总的来说，cadence原理图仿真是电子设计中非常重要的一环，它可以帮助工程师们验证电路设计的正确性和稳定性，提前发现潜在的问题，从而节省时间和成本。
通过合理地设置仿真参数和注意一些特殊情况下的仿真技巧，可以得到准确可靠的仿真结果，为电路设计和调试提供有力的支持。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
( TB ( TO ( GT ( W1 ( A1 ( W2 ( A2 ( W3 ( A3
"nwell" ) "diff" ) "poly" ) "cut" ) "metal" ) "cut" ) "metal" ) "cut" ) "metal" )
COPYRIGHT FOR ZHOUQN
Hale Waihona Puke COPYRIGHT FOR ZHOUQN
Pin names 总线命名方式 总线名放置方式 Pin 的旋转和镜像
(2)Add Pin 调用端口Pin 调用端口
COPYRIGHT FOR ZHOUQN
连线名称
连线名称的相 关属性
连线规则
(3)Add Wire连线 连线 (narrow or wide)
连线粗细
(4) Wire Name 连线命名
COPYRIGHT FOR ZHOUQN
• 仿真环境设置
COPYRIGHT FOR ZHOUQN
• 仿真环境设置
COPYRIGHT FOR ZHOUQN
COPYRIGHT FOR ZHOUQN
第 二 部 分 版图
COPYRIGHT FOR ZHOUQN
版图设计基本过程和要求 在一定工艺下，根据电路的要求， 在一定工艺下，根据电路的要求，依据版图设 计规则，设计每个器件的图形，并完成排版布线， 计规则，设计每个器件的图形，并完成排版布线， 形成一套完整的电路光刻掩膜版图形。 形成一套完整的电路光刻掩膜版图形。 (1)了解电路，熟悉电路对工艺的要求 了解电路， 了解电路 (2)了解工艺，熟悉工艺所能实现的器件 了解工艺， 了解工艺 (3)掌握设计规则 最小宽度、相关图形的最小间距等 掌握设计规则(最小宽度 掌握设计规则 最小宽度、 ) (4)掌握器件结构、图形、特性之间的关系 掌握器件结构、图形、 掌握器件结构 (5)布局要紧凑、合理，布线层选择合理，布线要短 布局要紧凑、合理，布线层选择合理， 布局要紧凑 (6)符合封装要求 FOR ZHOUQN 符合封装要求 COPYRIGHT
建立版图 1.打开版图编辑窗口（layout） 打开版图编辑窗口（ 打开版图编辑窗口 ）
Tools Libarary Manager （打开库浏览器） 打开库浏览器 浏览器）
COPYRIGHT FOR ZHOUQN
建立版图 2.建立 建立layout cell（建立版图） 建立 （建立版图）
File New cell View
浏览器 Library Name(option) 阵列（行数、列数） 阵列（行数、列数） 旋转、 镜像 如果有 镜像、 镜像 旋转、X镜像、Y镜像 Variable(如果有 如果有)
(1)Instance 调用库单元(Cellview) 调用库单元
Cell View
COPYRIGHT FOR ZHOUQN
边框 颜色
填充 图案
边框 线条
COPYRIGHT FOR ZHOUQN
Layout 编辑窗口结构
鼠标位置坐标 及移动距离
工具、 工具、library、 、 cell、view 、
分类编辑 命令菜单
绘图区
常用快捷 命令菜单
当前命令操 作提示信息
COPYRIGHT FOR ZHOUQN
主要编辑命令
功能键， 按F3功能键，可 功能键 出现当前命令的 可选项窗口。 可选项窗口。 大多数命令都有 端命令。 端命令。 （1）创建类命令 ） 矩形，多边形， 矩形，多边形， 路径，标识， 路径，标识， 调用单元，端口， 调用单元，端口， 连接孔， 连接孔， 椭圆，圆环， 圆，椭圆，圆环， 运算层等
出现CIW窗口 出现 窗口
COPYRIGHT FOR ZHOUQN
• 2. Library 的创建
CIW窗口 Tools New Library 窗口
COPYRIGHT FOR ZHOUQN
CIW窗口 Tools New Library 窗口
COPYRIGHT FOR ZHOUQN
• Cell view 的创建
除了当前选中层) 除了当前选中层
图层全可选 图层全不可选 图层的属性区 图层的图名区 图层的图例区 COPYRIGHT FOR ZHOUQN
LSW编辑修改 编辑修改
（1）设 ） 置有效层 修改层列 表 文件 操作 填充 填充 类别 颜色 图层 列表
（2）层定义 ） 修改层定义或 使用其它层定 义文件 display.drf
Cadence 仿真工具使用介绍
COPYRIGHT FOR ZHOUQN
1.1 模拟集 成电路设计 步骤
• 物理版图设计
设计构思
确定设计
电路设计
设计 与设计指标比较 与设计指标比较
模拟
•
– 根据工艺版图 设计规则设计 电路测试 器件、 器件、器件之 – 电路制备后 间的互联 – 对电路功能 电源和时钟线 的分布 和性能参数 – 的测试验证 与外部的连接
COPYRIGHT FOR ZHOUQN
(11)Chech and Save (12)Save (5)放大、缩小 放大、 放大 (6)Stretch拉动（保持连接） 拉动（保持连接） 拉动 (7)copy (8)删除 删除 (9)undo
从分类菜单中可以看 到命令的快捷键和许 多其它命令
(10)属性、参数修改 属性、 属性
COPYRIGHT FOR ZHOUQN
• Cadence icfb EDA工具介绍 工具介绍
library、cell 和 view 1. Cadence icfb工具启动 工具启动
登陆 创建工作目录： 创建工作目录：>mkdir work 进入工作目录： 进入工作目录：>cd work 启动icfb工具 >icfb& 工具: 启动 工具
COPYRIGHT FOR ZHOUQN
版图主要编辑命令 （2）修改类命令 ） Undo, Redo , Move, Copy, 拉动，改变形状， 拉动，改变形状， 删除，查找， 删除，查找， 合并图形， 合并图形， 制作单元， 制作单元， 打散单元， 打散单元， 劈切图形， 劈切图形， 胀缩图形， 胀缩图形， 旋转图形等等。 旋转图形等等。
COPYRIGHT FOR ZHOUQN
(3) 用户登录 注意： 切换用Ctrl + Alt键 注意：linux与windows切换用 与 切换用 键
COPYRIGHT FOR ZHOUQN
(3) 用户登录 输入用户名 用户登录----输入用户名
COPYRIGHT FOR ZHOUQN
(3) 用户登录 输入用户名密码 用户登录----输入用户名密码
COPYRIGHT FOR ZHOUQN
6.改名 改名(rename)：>mv A B (文件或目录改名 文件或目录改名) 改名 ： 文件或目录改名 7.删除： >rm fileA (删除文件，可以有多个文件名 删除： 删除文件， 删除 删除文件 可以有多个文件名) >rm –r dirA (删除目录，可以有多个目录名 删除目录， 删除目录 可以有多个目录名) 8.编辑文件：>vi fileA (文件不存在时，自动创建新文件 编辑文件： 文件不存在时， 编辑文件 文件不存在时 ) 编辑命令： 插入 插入), 下插入行 下插入行), 上插入行 上插入行), 编辑命令：I(插入 o(下插入行 O(上插入行 Esc键(退出 x(删除字符 dd(删除行 键 退出 退出), 删除字符 删除字符), 删除行), 删除行 h l k j或方向键 左右上下移动 或方向键(左右上下移动 或方向键 左右上下移动) 非编辑状态时， 文件尾出现“ ， 非编辑状态时，按Shift+:,文件尾出现“:”，此时可以 文件尾出现 保存文件（w ）和退出vi状态（q）。 保存文件（ 和退出 状态（ ）。 状态
在terminal中敲命令 中敲命令reboot， 回车 中敲命令 ，
COPYRIGHT FOR ZHOUQN
• LINUX操作系统常用命令简介 操作系统常用命令简介
1.创建目录： >mkdir dirname 创建目录： 创建目录 2.改变工作目录：>cd dirname (到下级目录 改变工作目录： 到下级目录) 改变工作目录 到下级目录 > cd .. (到上级目录 到上级目录) 到上级目录 3.列出当前工作目录：>pwd 列出当前工作目录： 列出当前工作目录 4.列文件清单：>ls dirA 列文件清单： 列文件清单 (可以有多个目录名，没有目录名时为当前目录。可以 可以有多个目录名， 可以有多个目录名 没有目录名时为当前目录。 加命令选项 -l or -a or -la) 5.复制 复制(copy)：>cp fileA fileB (文件复制 文件复制) 复制 ： 文件复制 >cp fileA fileB dirA (复制文件到目录 复制文件到目录) 复制文件到目录 >cp -r dirA dirB (复制目录 复制目录) 复制目录
COPYRIGHT FOR ZHOUQN
Layer 选择窗口 选择窗口(LSW)
LSW编辑修改 编辑修改 在不可选状态 下，用鼠标右键点 击层可变为可选层。 击层可变为可选层。 当前操作层 Library名 名 图层全可见 在不可见状态 下，用鼠标左键点 击层可变为可见层。 击层可变为可见层。 层列表中有 提示框的为当前 操作层。 操作层。 图层全不可见(
版图设计
`
物理版图设计
版图验证
寄生参数提取
芯片实现
芯片制造
测试和验证
测试与产品开发
产品
COPYRIGHT FOR ZHOUQN