实验一 全加器的设计

南昌大学实验报告

学生姓名：学号: 专业班级：

实验类型：■验证□综合□设计□创新实验日期：实验成绩：

实验一全加器的设计

（一）实验目的

以四位二进制全加器为例熟悉利用QuartusII的原理图输入方法和文本输入法设计简单

组合电路；学习多层次工程的设计方法。

（二）实验要求

⑴用文本方法实现一位全加器，再采用层次设计法用原理图输入完成4位全加器的设计；

⑵给出此项设计的仿真波形；

⑶用发光LED指示显示结果。

（三）实验流程

1、创建1位全加器工程，新建verilog文本文件，编译，转换为.bsf符号文件。

1位全加器Verilog 代码：

module bit1_f_adder (

A ,

B ,

CI ,

CO ,

SO ) ;

input A ;

input B ;

input CI ;

output CO ;

output SO ;

assign{CO,SO} = A + B + CI ;

endmodule

1位全加器bsf符号文件：

图3-1 1位全加器bsf符号图

2、同一文件夹下创建4位全加器工程，新建bdf原理图文件并编译。

4位全加器bdf原理图文件：

图3-2 4位全加器bdf原理图3、新建vwf波形文件，时序仿真验证加法功能。

vwf时序仿真图：

图3-3 时序仿真图

4、引脚锁定并再次编译。

引脚分配：

set_location_assignment PIN_AE12 -to A3

set_location_assignment PIN_AD10 -to A2

set_location_assignment PIN_AC9 -to A1

set_location_assignment PIN_AE11 -to A0

set_location_assignment PIN_AD12 -to B3

set_location_assignment PIN_AD11 -to B2

set_location_assignment PIN_AF10 -to B1

set_location_assignment PIN_AF9 -to B0

set_location_assignment PIN_Y21 -to CO

set_location_assignment PIN_W21 -to SO3

set_location_assignment PIN_W20 -to SO2

set_location_assignment PIN_Y19 -to SO1

set_location_assignment PIN_W19 -to SO0

5、添加.sof文件下载测试。

（四）实验效果

时序仿真中将A3、A2、A1、A0组成一组，作为输入A；B3、B2、B1、B0组成一组，作为另一组输入B；CO、S3、S2、S1、S0组成一组，作为结果S。输入A和B，计算出的结果S都正确。

实物上验证时，通过拨动开关输入A3、A2、A1、A0和B3、B2、B1、B0的值，CO、S3、S2、S1、S0的值通过LED灯的亮灭来显示。输入A和B，计算出的结果S都正确。