[理学]半导体器件物理3章平衡半导体

合集下载

半导体器件物理复习题完整版

半导体器件物理复习题完整版

半导体器件物理复习题一. 平衡半导体: 概念题:1. 平衡半导体的特征(或称谓平衡半导体的定义)所谓平衡半导体或处于热平衡状态的半导体,是指无外界(如电压、电场、磁场或温度梯度等)作用影响的半导体。

在这种情况下,材料的所有特性均与时间和温度无关。

2. 本征半导体:本征半导体是不含杂质和无晶格缺陷的纯净半导体。

3. 受主(杂质)原子:形成P 型半导体材料而掺入本征半导体中的杂质原子(一般为元素周期表中的Ⅲ族元素)。

4. 施主(杂质)原子:形成N 型半导体材料而掺入本征半导体中的杂质原子(一般为元素周期表中的Ⅴ族元素)。

5. 杂质补偿半导体:半导体中同一区域既含受主杂质又含施主杂质的半导体。

6. 兼并半导体:对N 型掺杂的半导体而言,电子浓度大于导带的有效状态密度,费米能级高于导带底(0F c E E ->);对P 型掺杂的半导体而言,空穴浓度大于价带的有效状态密度。

费米能级低于价带顶(0F v E E -<)。

7. 有效状态密度:穴的有效状态密度。

8. 以导带底能量c E 为参考,导带中的平衡电子浓度:其含义是:导带中的平衡电子浓度等于导带中的有效状态密度乘以能量为导带低能量时的玻尔兹曼分布函数。

9. 以价带顶能量v E 为参考,价带中的平衡空穴浓度:其含义是:价带中的平衡空穴浓度等于价带中的有效状态密度乘以能量为价带顶能量时的玻尔兹曼分布函数。

10.11.12.13. 14. 本征费米能级Fi E :是本征半导体的费米能级;本征半导体费米能级的位置位于禁带中央附近,g c v E E E =-。

?15. 本征载流子浓度i n :本征半导体内导带中电子浓度等于价带中空穴浓度的浓度00i n p n ==。

硅半导体,在300T K =时,1031.510i n cm -=⨯。

16. 杂质完全电离状态: 当温度高于某个温度时,掺杂的所有施主杂质失去一个电子成为带正电的电离施主杂质;掺杂的所有受主杂质获得一个电子成为带负电的电离受主杂质,称谓杂质完全电离状态。

【精品】半导体物理(SEMICONDUCTOR PHYSICS )PPT课件

【精品】半导体物理(SEMICONDUCTOR PHYSICS )PPT课件
• 适当波长的光照可以改变半导体的导电能力
如在绝缘衬底上制备的硫化镉(CdS)薄膜,无光照时的暗电阻为几十 MΩ,当受光照后电阻值可以下降为几十KΩ
• 此外,半导体的导电能力还随电场、磁场等的作用而改变
• 本课程的内容安排
以元素半导体硅(Si)和锗(Ge)为对象: • 介绍了半导体的晶体结构和缺陷,定义了晶向和晶面 • 讨论了半导体中的电子状态与能带结构,介绍了杂质半导体及其 杂质能级 • 在对半导体中载流子统计的基础上分析了影响因素,讨论了非平 衡载流子的产生与复合 • 对半导体中载流子的漂移运动和半导体的导电性进行了讨论,介 绍了载流子的扩散运动,建立了连续性方程 • 简要介绍了半导体表面的相关知识
• 化学比偏离还可能形成所谓反结构缺陷,如GaAs晶体中As 的成份偏多,不仅形成Ga空位,而且As原子还可占据Ga空 位,称为反结构缺陷。
• 此外高能粒子轰击半导体时,也会使原子脱离正常格点位 置,形成间隙原子、空位以及空位聚积成的空位团等。
• 位错是晶体中的另一种缺陷,它是一种线缺陷。
• 半导体单晶制备和器件生产的许多步骤都在高温下进行,因而在 晶体中会产生一定应力。
共价键方向是四面体对称的,即共价键是从正四面体中心原子出 发指向它的四个顶角原子,共价键之间的夹角为109°28´,这种正四面 体称为共价四面体。
图中原子间的二条连线表示共有一对价电子,二条
线的方向表示共价键方向。
共价四面体中如果把原子粗
略看成圆球并且最近邻的原
子彼此相切,圆球半径就称 为共价四面体半径。
图1.6 两种不同的晶列
• 晶列的取向称为晶向。 • 为表示晶向,从一个格点O沿某个晶向到另一格点P作位移 矢量R,如图1.7,则
R=l1a+l2b+l3c • 若l1:l2:l3不是互质的,通过

张宝林-《半导体物理》[课件-总结]-文档资料

张宝林-《半导体物理》[课件-总结]-文档资料

莲藕批发供货合同模板甲方(供货方):__________地址:_____________________联系电话:_________________法定代表人:_______________身份证号码:______________乙方(采购方):__________地址:_____________________联系电话:_________________法定代表人:_______________身份证号码:______________根据《中华人民共和国合同法》及相关法律法规的规定,甲乙双方本着平等自愿、诚实信用的原则,就莲藕的批发供货事宜,经协商一致,签订本合同,以资共同遵守。

第一条产品信息1. 产品名称:莲藕。

2. 规格型号:______________________。

3. 质量标准:符合国家相关标准及行业规定。

4. 包装要求:应符合运输及储存要求,确保产品在运输过程中不受损害。

第二条供货数量及价格1. 供货数量:乙方每次采购的莲藕数量为______吨,具体数量以乙方订单为准。

2. 单价:每吨莲藕的价格为人民币______元(含税),价格随市场波动可进行调整,双方应提前协商确定。

3. 总价:根据实际供货数量乘以单价计算。

第三条交货时间及地点1. 交货时间:甲方应在乙方下达订单后______天内完成供货。

2. 交货地点:乙方指定的地点,具体地址以乙方订单为准。

第四条运输方式及费用1. 运输方式:______________________。

2. 运输费用:由______方承担。

第五条质量验收1. 乙方在收到货物后______小时内进行验收,如发现质量问题,应在______小时内书面通知甲方。

2. 甲方在接到乙方通知后应及时处理,如确属甲方责任,甲方应负责更换或退货。

第六条付款方式及期限1. 付款方式:乙方应在收到货物并验收合格后______天内支付货款。

2. 付款期限:乙方应在合同约定的付款期限内支付全部货款。

第4章 平衡半导体

第4章 平衡半导体

13
高等半导体物理与器件
本征载流子浓度和温度的关系 T↑,ni↑
14
高等半导体物理与器件
(3)本征费米能级位置
由本征半导体的电中性条件:n0=p0
Nc
exp
Ec
EFi kT
Nv
exp
EFi kT
Ev
ln
Nc
Ec EFi kT
ln
Nv
EFi Ev kT
EFi
Ec
2
Ev
kT 2
ln
exp
EF Ev kT
T↑,几率↑
10
高等半导体物理与器件
• EF位置的影响
– EF→Ec,Ec-EF↓,n0↑—EF越高,电子(导带)的 填充水平(几率)越高;
– EF→Ev,EF-Ev↓,p0↑—EF越低,电子(价带)的 填充水平越低(空位几率越高)。
11
高等半导体物理与器件
(2)本征载流子浓度
19
高等半导体物理与器件
• 掺入施主杂质,费米能级 向导带移动,导带电子浓 度增加,空穴浓度减少。
• 过程:施主电子热激发跃 迁到导带增加导带电子浓 度;施主电子跃迁到价带 与空穴复合,减少空穴浓 度;施主原子改变费米能 级位置,导致其重新分布。
Ec Ed
Ev
20
高等半导体物理与器件
• 掺入受主杂质,费米能级 向价带移动,导带电子浓 度减少,空穴浓度增加。
EFi
kT
EF
EFi
Nc
exp
Ec
EFi kT
exp
EF EFi kT
ni
Nc
exp
Ec EFi kT
n0
ni
exp

半导体器件物理教案课件

半导体器件物理教案课件

半导体器件物理教案课件PPT第一章:半导体物理基础知识1.1 半导体的基本概念介绍半导体的定义、特点和分类解释n型和p型半导体的概念1.2 能带理论介绍能带的概念和能带结构解释导带和价带的概念讲解半导体的导电机制第二章:半导体材料与制备2.1 半导体材料介绍常见的半导体材料,如硅、锗、砷化镓等解释半导体材料的制备方法,如拉晶、外延等2.2 半导体器件的制备工艺介绍半导体器件的制备工艺,如掺杂、氧化、光刻等解释各种制备工艺的作用和重要性第三章:半导体器件的基本原理3.1 晶体管的基本原理介绍晶体管的结构和工作原理解释n型和p型晶体管的概念讲解晶体管的导电特性3.2 半导体二极管的基本原理介绍半导体二极管的结构和工作原理解释PN结的概念和特性讲解二极管的导电特性第四章:半导体器件的特性与测量4.1 晶体管的特性介绍晶体管的主要参数,如电流放大倍数、截止电流等解释晶体管的转移特性、输出特性和开关特性4.2 半导体二极管的特性介绍半导体二极管的主要参数,如正向压降、反向漏电流等解释二极管的伏安特性、温度特性和频率特性第五章:半导体器件的应用5.1 晶体管的应用介绍晶体管在放大电路、开关电路和模拟电路中的应用解释晶体管在不同应用电路中的作用和性能要求5.2 半导体二极管的应用介绍半导体二极管在整流电路、滤波电路和稳压电路中的应用解释二极管在不同应用电路中的作用和性能要求第六章:场效应晶体管(FET)6.1 FET的基本结构和工作原理介绍FET的结构类型,包括MOSFET、JFET等解释FET的工作原理和导电机制讲解FET的输入阻抗和输出阻抗6.2 FET的特性介绍FET的主要参数,如饱和电流、跨导、漏极电流等解释FET的转移特性、输出特性和开关特性分析FET的静态和动态特性第七章:双极型晶体管(BJT)7.1 BJT的基本结构和工作原理介绍BJT的结构类型,包括NPN型和PNP型解释BJT的工作原理和导电机制讲解BJT的输入阻抗和输出阻抗7.2 BJT的特性介绍BJT的主要参数,如放大倍数、截止电流、饱和电流等解释BJT的转移特性、输出特性和开关特性分析BJT的静态和动态特性第八章:半导体存储器8.1 动态随机存储器(DRAM)介绍DRAM的基本结构和工作原理解释DRAM的存储原理和读写过程分析DRAM的性能特点和应用领域8.2 静态随机存储器(SRAM)介绍SRAM的基本结构和工作原理解释SRAM的存储原理和读写过程分析SRAM的性能特点和应用领域第九章:半导体集成电路9.1 集成电路的基本概念介绍集成电路的定义、分类和特点解释集成电路的制造工艺和封装方式9.2 集成电路的设计与应用介绍集成电路的设计方法和流程分析集成电路在电子设备中的应用和性能要求第十章:半导体器件的测试与故障诊断10.1 半导体器件的测试方法介绍半导体器件测试的基本原理和方法解释半导体器件测试仪器和测试电路10.2 半导体器件的故障诊断介绍半导体器件故障的类型和原因讲解半导体器件故障诊断的方法和步骤第十一章:功率半导体器件11.1 功率二极管和晶闸管介绍功率二极管和晶闸管的结构、原理和特性分析功率二极管和晶闸管在电力电子设备中的应用11.2 功率MOSFET和IGBT介绍功率MOSFET和IGBT的结构、原理和特性分析功率MOSFET和IGBT在电力电子设备中的应用第十二章:光电器件12.1 光电二极管和太阳能电池介绍光电二极管和太阳能电池的结构、原理和特性分析光电二极管和太阳能电池在光电子设备中的应用12.2 光电晶体管和光开关介绍光电晶体管和光开关的结构、原理和特性分析光电晶体管和光开关在光电子设备中的应用第十三章:半导体传感器13.1 温度传感器和压力传感器介绍温度传感器和压力传感器的结构、原理和特性分析温度传感器和压力传感器在电子测量中的应用13.2 光传感器和磁传感器介绍光传感器和磁传感器的结构、原理和特性分析光传感器和磁传感器在电子测量中的应用第十四章:半导体器件的可靠性14.1 半导体器件的可靠性基本概念介绍半导体器件可靠性的定义、指标和分类解释半导体器件可靠性的重要性14.2 半导体器件可靠性的影响因素分析半导体器件可靠性受材料、工艺、封装等因素的影响14.3 提高半导体器件可靠性的方法介绍提高半导体器件可靠性的设计和工艺措施第十五章:半导体器件的发展趋势15.1 纳米晶体管和新型存储器介绍纳米晶体管和新型存储器的研究进展和应用前景15.2 新型半导体材料和器件介绍石墨烯、碳纳米管等新型半导体材料和器件的研究进展和应用前景15.3 半导体器件技术的未来发展趋势分析半导体器件技术的未来发展趋势和挑战重点和难点解析重点:1. 半导体的基本概念、分类和特点。

半导体器件物理 教案 课件

半导体器件物理 教案 课件

半导体器件物理教案课件PPT第一章:半导体简介1.1 半导体的定义与特性1.2 半导体材料的分类与应用1.3 半导体的导电机制第二章:PN结与二极管2.1 PN结的形成与特性2.2 二极管的结构与工作原理2.3 二极管的应用电路第三章:晶体三极管3.1 晶体三极管的结构与类型3.2 晶体三极管的工作原理3.3 晶体三极管的特性参数与测试第四章:场效应晶体管4.1 场效应晶体管的结构与类型4.2 场效应晶体管的工作原理4.3 场效应晶体管的特性参数与测试第五章:集成电路5.1 集成电路的基本概念与分类5.2 集成电路的制造工艺5.3 常见集成电路的应用与实例分析第六章:半导体器件的测量与测试6.1 半导体器件测量基础6.2 半导体器件的主要测试方法6.3 测试仪器与测试电路第七章:晶体二极管的应用7.1 二极管整流电路7.2 二极管滤波电路7.3 二极管稳压电路第八章:晶体三极管放大电路8.1 放大电路的基本概念8.2 晶体三极管放大电路的设计与分析8.3 晶体三极管放大电路的应用实例第九章:场效应晶体管放大电路9.1 场效应晶体管放大电路的基本概念9.2 场效应晶体管放大电路的设计与分析9.3 场效应晶体管放大电路的应用实例第十章:集成电路的封装与可靠性10.1 集成电路封装技术的发展10.2 常见集成电路封装形式与特点10.3 集成电路的可靠性分析与提高方法第十一章:数字逻辑电路基础11.1 数字逻辑电路的基本概念11.2 逻辑门电路及其功能11.3 逻辑代数与逻辑函数第十二章:晶体三极管数字放大器12.1 数字放大器的基本概念12.2 晶体三极管数字放大器的设计与分析12.3 数字放大器的应用实例第十三章:集成电路数字逻辑家族13.1 数字逻辑集成电路的基本概念13.2 常用的数字逻辑集成电路13.3 数字逻辑集成电路的应用实例第十四章:半导体存储器14.1 存储器的基本概念与分类14.2 随机存取存储器(RAM)14.3 只读存储器(ROM)与固态硬盘(SSD)第十五章:半导体器件物理在现代技术中的应用15.1 半导体器件在微电子技术中的应用15.2 半导体器件在光电子技术中的应用15.3 半导体器件在新能源技术中的应用重点和难点解析重点:1. 半导体的定义、特性及其导电机制。

半导体器件物理学参考答案(第三章)

Chapter 3Terminology and knowledge3.1Integrated semiconductor companiesCompanies that design and fabricate integrated circuitsFablessWith no fabrication/processing facilityFoundriesCompanies that specialize in processing wafers to produce silicon devicesWafer fabFabrication facility where wafers are processed to produce silicon devicesIntegrated circuitsSystem of transistors manufactured on silicon wafersCPUCentral processor unit that is an active part of computer containing the datapath and controlDRAMDynamic random access memoryFlat-panel displaysDisplay panels with flat screensMEMSMicro-electro-mechanical-systemDNA chipsSilicon chips used for DNA screeningDry oxidationGrowth of SiO2 using oxygen gasWet oxidationGrowth of SiO2 using water vaporHorizontal furnaceHorizontally oriented oxidation furnaceVertical furnaceVertically oriented oxidation furnacePhotolithography/Optical lithographyProcess in which the resist is optically patterned and selectively removed from designated areas on a waferWafer stepperEquipment used in lithography processPhotoresistUltraviolet-light sensitive materialPhotomaskQuartz photo-plate containing a copy of pattern to be transferred to Si or SiO2 surfaceNegative resistPhotoresist that becomes polymerized and resistant to a developer when exposed to an UV lightPositive resistPhotoresist whose stabilizer breaks down when exposed to an UV light, leading to the preferential removal of exposed regions in a developerStripRemoval of photoresistAsherSystem that removes the resist on a wafer by oxidizing it in oxygen plasma or UV ozone systemLithography fieldSmall area exposed to an UV light during the exposure through a photomask and an optical reduction systemStepperAnother name for lithography equipmentStep-and-repeat actionThe process of exposing different parts of a wafer until the whole wafer has been exposedPhase-shift photomaskPhotomask that produces 180 degree phase difference in neighboring clear features so that their diffraction fringes cancel each otherOptical Proximity Correction (OPC)Printing a slightly different shape on the photomask to correct distortions resulting from an exposure processOverlayAlignment between 2 separate lithography stepsExtreme UV lithography (EUVL)Lithography that uses 13nm wavelength and is expected to result in much higher resolutionSoft-x-ray lithographyOld name of EUVLElectron-beam lithography (EBL)Lithography using a focused stream of electronsElectron projection lithography (EPL)EBL that exposes a complex pattern simultaneously using a mask and a reduction electron lens systemWet etchingRemoval of SiO2 using hydrofluoric acidIsotropicWithout preference in directionDry etching (also known as plasma etching or reactive-ion etching (RIE)) Removal of SiO2 using plasma and reactive ionsAnisotropicWith preference in directionSelectivityThe extent in which an etching process distinguishes between different materials End-point detectorDetector that monitors the emission of characteristic light from the etching products so as to signal when etching should endPlasma process induced damage / Wafer charging damageDamage to devices on wafers due to the use of plasmaAntenna EffectSensitivity of the damage to the size of the conductorIon implantationMethod of doping in which ions of impurity are accelerated and shot into thesemiconductor surfaceGas-source dopingMethod of doping in which a gas reacts with silicon and liberates phosphorus so that phosphorous diffuses into the silicon substrateSolid-source diffusionMethod of doping in which the dopants from the thin film coated on the siliconsurface diffuse into siliconAnnealHeating of wafers for dopant activation and damage removalDopant activationMaking dopants behave as donors and acceptors by heating the wafersImplantation doseTotal number of implanted ions/cm2Depth/ RangeThe location of peak concentration below the surface of siliconStraddleSpread of dopant concentration profile3.2 DiffusionThe movement of molecules from an area of high concentration to an area of low concentrationJunction depthThickness of diffusion layerDiffusivityConstant that describes how quickly a given impurity diffuses in silicon for a given furnace temperaturePredepositionPortion of diffusion process step with the source presentDrive-inPortion of diffusion process step without the sourceFurnace annealingHeating of wafers in a furnace for dopant activation and damage removalRapid thermal annealing (RTA)Annealing process in which a wafer is rapidly heated to high temperature and cooled quickly down to the room temperatureRapid thermal oxidationOxidation process in which a wafer is heated to the designated temperature quickly, oxidized, and then cooled rapidly down to the room temperatureRapid thermal chemical vapor deposition (CVD)Chemical vapor deposition process in which a wafer is heated to the designated temperature quickly, the material is deposited on the wafer, and the wafer is cooled rapidly down to the room temperatureLaser annealingAnnealing process in which a silicon wafer is heated with a pulsed laser Transient enhanced diffusion (TED)Diffusion phenomena in which diffusion rate is increased by crystal damage due to ion implantationInterconnectMetal connection between devices in integrated circuitsInter-metal dielectricsMaterials used for electrical isolation between metal layersCrystallineMolecular structure with nearly perfect periodicityPolycrystallineMolecular structure composed of densely packed crystallites or grains of single-crystalsAmorphousStructure with no atomic or molecular orderingGrain boundaryInterface between crystal grainsThin-film transistors (TFT)Transistors made of amorphous or polycrystalline silicon, widely used in flat-panel displaysSputtering targetThe source material for sputteringReactive sputteringSputtering accompanied by chemical reaction of sputtered ions. For example, Ti sputtered in nitrogen gas forms TiN film on the Si waferPhysical vapor deposition (PVD)Another name for sputteringStep coverage problemThe inability of sputtering to deposit uniform films in small holes or vertical features on waferHigh-temperature oxide (HTO)Very conformal oxide formed by a CVD process at a high temperatureLow-pressure chemical vapor deposition (LPCVD)CVD process at low pressure, which yields good thickness uniformity and low gas consumptionPlasma-enhanced chemical vapor deposition (PECVD)CVD using plasma; low deposition temperaturesIn-situ dopingDoping process in which dopant species are introduced during the CVD deposition of polycrystalline siliconSpin-onProcess in which liquid materials are spun onto the waferEpitaxySpecial type of thin-film deposition technology that produces a crystalline layer on silicon surfaces that is an extension of the underlying semiconductor crystal arrangementMetallizationInterconnection of individual devices by metal linesVia/ PlugElectrical connection between adjacent metal layersElectromigrationMigration of metal along the crystal-grain boundaries in a quasi-random manner, causing voids to occur in metal interconnectsDamascene processProcess used to form copper interconnect linesChemical-mechanical polishing (CMP)Process in which a polishing pad and slurry are used to polish away material and leave a very flat surfaceBack-end processMetallization; last step of IC fabricationFront-end processesOxidation, diffusionPlanarizationProcess to obtain a flat surface to improve lithography and etchingMulti-chip modulesMultiple chips put into one packageSolder bumpsElectrical connection between chip and packageFlip-chip bondingMelting pre-formed solder bumps on IC pads to make all connectionssimultaneouslyBurn-inSubjecting IC packages to higher than normal voltage and temperatures; identify potential failuresQualificationRoutine used to verify the quality of manufacturing and reliabilityOperation life testPart of qualification process; to find out if the devices last over one thousandoperating hours3.3 (a) Lithography fieldA small area having the best optical resolution (The beam intensity is uniformwithin a lithography field.)(b) M isalignmentLayer to layer mismatch (Each new mask level should be aligned to one of theprevious levels)(c) SelectivityThe ratio of etching rate of the film to be etched to that of the substrate filmbelow(d) End-point detectionDetecting the exposed substrate film after the removal of the desired film.(e) Step coverageThe ratio of film thickness deposited on the flat surface to that deposited on thenon-flat surface.(f) ElectromigrationThe movement of atoms in a metal film due to momentum transfer from theelectrons carrying the current.3.4 (a) Wet. Otherwise, it would take too long to grow the thick oxide.(b) Dry because it provides better control of the gate (channel) length and verticalwall profile.(c) Arsenic because- it is a donor ion (group V),- it reduces R p and ∆R p, and- it reduces diffusivity.(d) PECVD(e) Sputtering, dry etching, plasmas containing chlorine.(f)Oxidation3.5 Wet oxidation is faster than dry oxidation because the solid solubility of H 2O steaminto SiO 2 is higher than that of O 2 gas into SiO 2. This creates a very sharpconcentration profile that causes H 2O to diffuse towards the SiO 2-Si interface muchmore effectively than O 2 under the same conditions.3.6 (a) hr hrum um um um um 239.6/0117.02.0*165.02.0*2.02=+=τSolving the given equation for t ox and using quadratic formula,um t B A A T ox 256.02)(42=+++-=τ. (b) Linear approximation: )(τ+≈t AB T ox => 0.655um (156% error). Quadratic approximation: => 0.320um (25% error). )(2τ+≈t B T oxIn this case , neither linear nor quadratic approximations would bevalid.ox T A ≈Deposition3.7 Poly Silicon:SiH 4 → Si(s) + 2H 2Silicon Nitride:3SiH 2Cl 2 + 4NH 3 → Si 3N 4 + 6HCl + 6H 2LTO:SiH 4 + O 2 → SiO 2 + 2HCl + 2H 2HTO:SiH 2Cl 2 + 2H 2O → SiO 2 + 2HCl + 2H 2Diffusion3.8 (a) )(Dt Dt x x Dt x j j j ∆+=∆+⇒=())()(222Dt x Dt Dt x x x x j j j j j ∆+=∆+=∆+∆+())(2Dt x x x j j j ∆=∆+∆Since ,j j x x ∆>>j j j j x Dt x Dt x x 2)()(2∆≈∆⇒∆≈∆. (b) For boron,D (500K) = 10.5⨯Exp[-3.69/(8.614⨯10-5⨯773)]cm2/sec = 9.0⨯10-24 cm 2/sec, and500 years = 1.58⨯1010 sec.Hence,m cm x j μ9131042.11042.1--⨯=⨯=∆.Our assumption (j j x x ∆>>) in part (a) is correct.3.9 (a) Junction depth is distance from surface where the dopant concentration equalsthe substrate concentration.31510-===cm N N N junction d sub (Required junction dopant concentration) From Eq. (3.6.1),31540102--==cm e DtN N Dt x junction j π UsingeV E and cm N cm D e D D a kT E a 7.3,10sec,/5.10,215020/0====--,cm X j 41097.1-⨯=.(b) X j has the form2/1ln 2⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛=Dt k Dt X j . Taking the derivative,j j j X Dt X Dt k Dt k Dt dDt dX 12ln 21ln 12/12/1-=⎪⎪⎭⎪⎪⎬⎫⎪⎪⎩⎪⎪⎨⎧⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛-⎥⎦⎤⎢⎣⎡⎪⎪⎭⎫ ⎝⎛=. 14491039.91098.11102---⨯=⨯-⨯⨯=cm 101.98dDt dX -4j ()()240637370.310996.3360010.5.10cm eDt --⨯==∆ Hence, .01075.3.35≈⨯=∆∂∂=∆-cm Dt Dt X X j jVisualization3.10 (a) (b) 1.0μm resist Silicon substrate 1.0μm oxide 1.0μm oxide Silicon substrate(c) (d) 1.0μm oxide 1.0μm resist Silicon substrateSilicon substrate 1.0μm oxide3.11Contact 2 MaskContact 1 MaskChanging the polarity of the contact 1 mask results in the same cross section as problem 3.10 (d). The same cross-section is obtained by using a negative resist and the reversed mask of contact 1, which is opaque in the inside of contact 1 area.。

半导体器件物理(第三章 半导体的表面特性)


O
xd max
x
同理,对N-Si衬底,有
VT (4 ε S qN D φ FN )1/ 2 COX
kT N D ln q ni
2 φ FN
φ FP
kT N A ln q ni
φ FN
3.3 MOS结构的阈值电压
3.3.2 实际MOS结构的阈值电压
1. 金属与半导体的功函数W 定义: 功函数W是指一个能量位于 费米能级 EF 处的电子从金属或 半导体内部逸出到真空中所需 要给予它的最小能量 。
3.2 表面空间电荷区与表面势
d. VG>>0V 反型或强反型状态
电子反型层
( x)
Qm
耗尽层
VG 0
Ec
EFS EV
P Si
EF M
Metal
Ei
xd max
O
QSC
x
O
xd max
x
SiO2
P Si
电荷分布
当 栅 极 电 压 VG 进 一 步 提 高 并 使 得 表 面 势 φS 满 足 φS>2φFP ,半导体表面吸引了更多数量的电子并形成电子 反型层,空间电荷区厚度达到最大值 Xdmax,表面处能带弯曲 如图所示。
可以得到如下表达式
φS φ(0)
qN A 2 xd 2 εS
3.2 表面空间电荷区与表面势
另外,表面空间电荷区的电场和电势分布 如图所示,它们的表达式分别为:
E ( x)
qN A E ( x) ( xd x) εS
O
xd max
x
qN A φ( x) ( x xd )2 2 εS
3.3 MOS结构的阈值电压

《半导体器件物理》课件

《半导体器件物理》PPT课件
目录 Contents
• 半导体器件物理概述 • 半导体材料的基本性质 • 半导体器件的基本结构与工作原理 • 半导体器件的特性分析 • 半导体器件的制造工艺 • 半导体器件的发展趋势与展望
01
半导体器件物理概述
半导体器件物理的定义
半导体器件物理是研究半导体材料和器件中电子和空穴的行为,以及它们与外部因 素相互作用的一门学科。
可以分为隧道器件、热电子器件、异质结器 件等。
半导体器件的应用
01
通信领域
用于制造手机、卫星通信、光纤通 信等设备中的关键元件。
能源领域
用于制造太阳能电池、风力发电系 统中的传感器和控制器等。
03
02
计算机领域
用于制造计算机处理器、存储器、 集成电路等。
医疗领域
用于制造医疗设备中的检测器和治 疗仪器等。
04
02
半导体材料的基本性质
半导体材料的能带结构
总结词
能带结构是描述固体中电子状态的模 型,它决定了半导体的导电性能。
详细描述
半导体的能带结构由价带和导带组成 ,它们之间存在一个禁带。当电子从 价带跃迁到导带时,需要吸收或释放 能量,这决定了半导体的光电性能。
载流子的输运过程
总结词
载流子输运过程描述了电子和空穴在 半导体中的运动和相互作用。
•·
场效应晶体管分为N沟道 和P沟道两种类型,其结 构包括源极、漏极和栅极 。
场效应晶体管在放大、开 关、模拟电路等中应用广 泛,具有功耗低、稳定性 高等优点。
当栅极电压变化时,导电 沟道的开闭状态会相应改 变,从而控制漏极电流的 大小。
04
半导体器件的特性分析
半导体器件的I-V特性

半导体物理-第三章-PPT

5
➢费米能级EF的位置的确定 对于本征半导体材料(即纯净的半导体材料,
既没有掺杂,也没有晶格缺陷)来说,在绝对零 度条件下,所有价带中的能态都已填充电子,所 有导带中的能态都是空的,费米能级EF一定位于 导带底EC和价带顶EV之间的某个位置。
6
gC(E)与gV(E)以及费 米分布函数的变化曲线,
与价带中的空穴浓度相等,称为本征载流子浓 度则,称表为示本为征费ni,米本能征级半,导表体示材为料EF的i. 费米能级EF
18
上式可进一步简化为:
由上式可见,本征载流子浓度ni只与温度 有关。室温下实测得到的几种常见半导体材料 如下表所示。
19
根据上式计算出的室 温下硅材料本征载流 子浓度为 ni=6.95X109cm-3,这 与实测的本征载流子 浓度为 ni=1.5X1010cm-3有很 大偏离,原因在于: 电子和空穴的有效质 量,以及态密度函数与 实际情况有一定偏离。
11
12
其中NC称为导带的有效态密度函数,若取 mn*=m0,则当T=300K时, NC=2.5X1019cm-3, 对于大多数半导体材料来说,室温下NC确实是在 1019cm-3的数量级。
13
14
15
其中NV称为价带的有效态密度函数,若取mp*=m0,则 当T=300K时, NV=2.5X1019cm-3 。
热平衡状态下电子和空穴的浓度直接取决于导 带和价带的有效态密度以及费米能级的位置。
16
在一定温度下,对于给定的半导体材料来 说T=,30N0CK和)N硅V都、是砷常化数镓。锗下材表料给中出的了导室带温有下效(态 密度函数、价带有效态密度函数以及电子和空 穴的有效态密度质量。
17
3. 本征载流子浓度 在本征半导体材料中,导带中的电子浓度
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第三章:平衡半导体到现在为止,我们已经讨论了一般晶体,确定了单晶晶格中电子的一些特性。

这一章,我们将运用这些概念来研究半导体材料,尤其是用导带和价带中量子态密度以及费米-狄拉克分布函数来确定导带和价带中电子和空穴的浓度。

此外,我们还会利用这些概念给出半导体材料的费米能级。

这一章我们将涉及平衡半导体:所谓平衡半导体或处于热平衡状态的半导体,是指无外界(如电压、电场、磁场或温度梯度等)作用影响的半导体。

在这种情况下,材料的所有特性均与时间无关。

平衡状态是研究半导体物理特性的起点,之后我们才会研究偏离平衡状态时出现的特性,例如给半导体材料施加电压时的情况。

这一章我们将要讨论的内容有:1.确定本征半导体热平衡时的电子和空穴浓度2.确定非本征即掺杂半导体热平衡时的电子和空穴浓度3.研究电子和空穴浓度随能量和温度变化的统计规律4.确定本征半导体费米能级的位置,讨论本征费米能级随掺杂浓度和温度的变化。

3.1本征半导体中的载流子浓度半导体器件的特性很大程度依赖于半导体材料的电导率,通过控制加入到半导体材料中的特定杂质的数量,就可以改变半导体的电学性能。

掺杂原子的类型决定了半导体材料中起作用的载流子是电子还是空穴。

掺杂原子的引入可以改变电子在有效能量状态上的分布,费米能级的位置成了杂质原子类型和浓度的函数。

电流实际上表征了电荷的流动速度。

半导体中的两种载流子电子和空穴均对电流有贡献。

因为半导体中的电流大小取决于导带中的电子数目和价带中的空穴数目,所以半导体中的载流子浓度是一个重要参数。

电子和空穴浓度与状态密度函数及费米-狄拉克分布函数有关。

3.1.1本征半导体平衡时的电子和空穴浓度分布导带中电子(关于能量)的分布为导带中的有效量子态密度与某个量子态被电子占据的概率的乘积。

()()()()3.1c F n E g E f E =其中,()F f E 是费米-狄拉克分布函数,()c g E 导带中有效量子态密度,在整个导带能量范围对上式积分便可得到导带中单位体积的总电子浓度。

同理,价带中空穴(关于能量)的分布为价带中的有效量子态密度与某个量子态被空穴占据的概率的乘积。

()()()()1 3.2v F p E g E f E ⎡⎤⎣⎦=-其中, ()v g E 价带中有效量子态密度,在整个价带能量范围对上式积分便可得到价带中单位体积的总空穴浓度。

为了求出热平衡电子和空穴浓度,就需要知道费米能级F E 相对于导带底c E 和价带顶v E 的位置。

由于理想的本征半导体是不含杂质和无晶格缺陷的纯净半导体。

在之前的讨论中我们知道,0T K =时本征半导体中价带的所有量子态都被电子填满,导带中的所有量子态都是空的。

因此,费米能级一定是处于禁带中c E 和v E 之间的某个位置(费米能级不一定是对应一个允许的能量状态)。

当温度从0T K =开始上升,价带中的电子获得热能(能量),其中少数电子获得足够的能量后跃迁到导带。

当一个电子从价带跃迁到导带的同时,就会在价带中产生一个空的量子态,称谓空穴。

因此,在本征半导体中,热能会使电子和空穴成对的产生,导带中的电子数量等于价带中的空穴数量。

图4.1a 分别示出了导带的状态密度函数()c g E 曲线和价带的状态密度函数()v g E 曲线,以及0T K ≥时F E 附近位于c E 和v E 之间二分之一处的费米-狄拉克分布函数。

此时,如果假设电子和空穴的有效质量相等, 则导带状态密度函数()c g E 曲线和价带的状态密度函数()v g E 曲线关于禁带能量『()c g E 和()v g E 之间二分之一处的能量』对称。

也就意味着E dE +时的()Ff E 分布函数和E dE -时的()1F f E -分布函数相等。

单位能量单位体积电子浓度()()()c F n E g E f E =曲线和空穴浓度()()()1c F p E g E f E ⎡⎤⎣⎦=-曲线与()1F f E =轴包围的面积分别代表了热平衡时的电子浓度0n 和空穴浓度0p 。

如果()cg E 和()v g E 是对称的,那么热平衡时的电子浓度0n和空穴浓度0p 严格相等,如果电子和空穴的有效质量不精确相等,()cg E 和()vg E 就不会关于禁带中央对称,导致费米能级偏离禁带中央,以保证电子和空穴浓度相等。

3.1.2平衡时的电子浓度0n 和空穴浓度0p 方程上面的讨论已经证明了本征半导体的费米能级位于禁带中央附近,在推导热平衡电子和空穴浓度时,我们将做适当的假设。

以后将会看到,在某种条件下,费米能级会偏离禁带中央。

但我们仍首先假设费米能级始终处于禁带中。

对式(3.1)在导带的整个能量范围内积分,可得热平衡时的电子浓度()()()()()0 3.3topccE c cF F EE n g E f E dE g E f E dE∞==⎰⎰式中的cE 为积分下限,topE 为积分上限,它是导带的最大能量。

由于费米-狄拉克分布函数随能量的增加迅速趋于零,因此可将积分的上限由无穷大取代。

由于我们假设费米能级位于禁带中,并已知导带中的电子能量cE E >,假设cF EE kT->>,则有FE EkT ->>。

所以费米-狄拉克概率分布函数就可以简化为玻尔兹曼近似将玻尔兹曼近似和导带的状态密度函数()cg E 带入(3.3)式可得导带电子的热平衡浓度)()3*0 3.5cF EE E n dE kT ∞⎡⎤⎢⎥⎣⎦-=-⎰令()3.6cE EkTη-=上式变为:()()()3*21/20342exp exp 3.7ncF m kT E E nd h kT πηηη∞-⎡⎤=--⎢⎥⎣⎦⎰上式中的伽玛函数,其值为()()1/2exp 3.8d ηηη∞-=⎰方程(3.7)变为我们定义:()3/2*222 3.10nc m kT N h π⎛⎫= ⎪⎝⎭导带底能量(cE E =)时的概率分布函数。

因此,热平衡时导带中的电子浓度0n 等于导带中有效状态密度cN乘以能量等于cE 时的玻尔兹曼近似条件下的概率函数。

如果假设*0nmm =,那么在300T K =时的有效状态密度1932.510c N cm -=⨯,这是大多数半导体的c N 值。

如果电子的有效质量大于或小于0m ,则有效状态密度cN 会随着有所改变,但其数量级不变。

我们可以用同样的方法对(3.2)式积分得到热平衡时价带中空穴浓度。

)()3*0exp 3.12vE F E E p dE kT ⎡⎤⎢⎥⎣⎦-=-⎰其中价带中空穴占据量子态的概率用玻尔兹曼近似是经变量'v E E kTη-=替换后积分得()()()()3*21/2'''0342exp exp 3.14pF v m kT E E p d h kT πηηη∞--⎡⎤=--⎢⎥⎣⎦⎰将()()01/2'''exp d ηηη∞-=⎰参数()3/2*222 3.16p v m kT N h π⎛⎫=⎪⎪⎝⎭定义为价带的有效状态密度。

最终价带空穴的热平衡浓度为300T K =时,对于大多数半导体,v N 的数量级也是19310cm -。

()193403003000.2 2.8101exp 1exp 0.20.0259exp 1.63100.0259exp c F c c c F F c c F c E E kT T K T K E E eV N cm E kT E f E kT E kT E kT kT n N --=+===⨯+-⎛⎫+=≈- ⎪+-⎛⎫⎝⎭+ ⎪⎝⎭+⎛⎫=-=⨯ ⎪⎝⎭=计算:在半导体硅导带中处,被电子占据量子态的概率?并计算时热平衡的电子浓度。

假设时,硅的费米能级在价带底能级以下处,。

解:191631930.22.810exp 1.24100.02593500.25300 1.0410c F v v E E cm kT E E kT T K eV T K N cm ---⎡⎤⎡⎤-=⨯⨯-=⨯⎢⎥⎢⎥⎣⎦⎣⎦=-===⨯尽管某个能级被电子占据的概率很小,但因有大量的能级存在,电子的浓度值是合理的。

习题1:计算价带中处不被电子占据的概率,并计算硅在价带中的热平衡空穴浓度。

这里假定硅的费米能级在价带能量以上。

时,(答9.34515301530; 3.3310)23000.24.6110)p cm K eV p cm ---⨯=⨯=⨯10习题:时,费米能级在价带能量之上处硅中的热平衡空穴浓度。

(答对给定半导体材料,在固定温度下,有效状态密度函数CN 和v N 是常数。

表3.1列出了硅、砷化镓和锗三种半导体材料的有效状态密度及有效质量。

砷化镓的cN 小是因为它的有效质量小。

()()33**001919171819183.1//2.810 1.0410 1.080.564.7107.0100.0670.481.0410 6.0100.550.37c v n p Table Effective density of states function and effective mass valuesN cm N cm m m m m Si GaAs Ge--⨯⨯⨯⨯⨯⨯3.1.3本征载流子浓度i n 和本征费米能级的位置本征半导体的电中性要求导带中的电子浓度等于价带中的空穴浓度。

如果我们定义本征半导体的费米能级为FiE ,本征载流子浓度为in ,平衡时的电子浓度和空穴浓度分别为0n 和0p 。

则有:0()exp (3.18)c Fi i c E E n n N kT --⎡⎤==⎢⎥⎣⎦和0()exp (3.19)Fi v i v E E p n N kT --⎡⎤==⎢⎥⎣⎦其中:3*2222()n C m kT N hπ=称为导带有效状态密度。

*32222()p v m kT N h π= 称为价带有效状态密度。

C E 为导带低的能量;v E 为价带顶的能量。

*nm 和*p m 分别是电子和空穴的有效质量。

231.3810/k J K -=⨯ 是玻尔兹曼常数。

34156.62510 4.13510h J s eV s --=⨯-=⨯-是普朗克常数。

341.054102hJ s π-==⨯-是修正的普朗克常数。

T是绝对温度。

本征半导体的费米能级位于禁带中央附近。

这个结论我们用下述方法推到:令式(3.18)和(3.19)相等,则有()()exp exp (3.20)c Fi Fi v c v E E E E N N kT kT ----⎡⎤⎡⎤=⎢⎥⎢⎥⎣⎦⎣⎦对上式两边求对数并解出FiE 有11()ln()(3.21)22v Fi c v cN E E E kT N =++将3*2222()n c m kT N h π=和*32222()p v m kT N hπ=带入上式有**13()ln()(3.22)24pFi c v nm E E E kT m =++式(3.22)的第一项是精确的禁带中央,如果电子和空穴的有效质量相等,则费米能级位于禁带中央。

相关文档
最新文档