【精品课件】原理图电气规则检查及报表
“Net Labels and Ports Global”: 使网络标号及I/O端口 标号在整个项目内的所有电路中有效。
“Only Ports Global”: 使得只有I/O端口可以在整个 项目中被承认。
“Sheet Symbol/Port Connections”:此选项设置使得 电气连接只发生在方块电路端口和对应的下层电路的I/O 端口。
执行电气规则检查后，系统会在电路原理图的错误处放置红色的符号， 以提示设计者注意，如下图所示。
8.2 生成报表文件
8.2.1 生成元件材料表 元件材料表主要用于整理一个电路或者一个项目文件中所有的元 件，它主要包括元件的名称、标号、封装等内容。 1）选择“File”菜单，然后在弹出的下拉菜单中选择“Open”选 项，打开需要生成元件材料表的原理图文件。如果此原理图文件已 经打开，则此步操作可以省略。 2）选择“Reports”菜单，然后在弹出的下拉菜单中选择“Bill of Material”选项，如下图所示。此操作也可用下面的操作代替： 按下R键，松开后按下B键。
3） 出现生成元件材料表文件的向导 “ Bom Wizard”对话框，如左下图 所示。确定元件材料表文件的来源后，用鼠标左键单击“Next”按钮，进入下 一步操作。
8.1.3 进行电气规则检查 设置电气规则完成后，用鼠标左键单击“OK”按钮，退出对话框， 并使系统进入文本编辑器并生成相应的错误结果的报告（存为 *.ERC文件）。如下图所示。
报告中逐条列出了电路原理图的电学错误。每条错误报告的 第一行以“＃”开头，显示了电学错误的内容；第二行后显示与 错误相关联的元件管脚号和该错误在原理图上的具体位置。
2．“Rule Matrix(电气法则测试矩阵)”标签页 用鼠标左键单击“Setup Electrical Rule Check”对话框的“Rule Matrix”标签，即可进入“Rule Matrix”标签页，如下图所示。
可以设置“Connected Pin/Sheet Entry/Port Rule Matrix”(有连接关 系的管脚、方块电路的I/O端口和电路的I/O端口)的矩阵规则。
⑵ “Options”选项栏 “Create report file”:在测试结束后，系统将自动将测试结果存于 报告文件*.ERC中，其主文件名与原理图的主文件名相同。 “Add error markers”: 在测试结束后，系统会自动在电路原理图 的错误处加上红色的错误提示符号。 “Descend into sheet parts”: 检测内容包括电路元件的内部结构。 “Sheets to Netlist”: 用来设置进行ERC检查的电路原理图的范围。 可以激活此选项栏，选择目标文件，如下图所示。
红色图标，如“Power Pin”与 "Output Pin"交点处的方块，表示这 种电学连接关系是错误的，将在电气测试的错误报告中用“Error”的字 样显示出来。
黄色图标，如“Bidirectional Port”与“Unspecified Port”交点处的 方块，表示这种电学连接关系在有些时候是正确的，而在有些时候是错 误的，系统将在电气测试的错误报告中用“Warning”的字样显示出来， 以提醒设计者检查确认。
在矩阵的横、纵坐标罗列了电路原理图中各种电气特性的管脚、方 块电路的I/O端口和电路的I/O端口。矩阵中每一个方块的颜色表示此方 块对应的横、纵坐标对应的管脚/端口所连接关系在电气测试的定义。
绿色图标，如“Input Pin”与“Output Pin”交点处的方块，表示这 种电学连接关系是正确的，在电气测试的错误报告中不会显示。
这里提供了“Active Sheet” (当前被激活的图样)、“Active Project” (当前被激活的项目)和“Active Sheet plus Sub” (当前被激活 的图样及其下层电路)三种选项。
⑶ “Net Identifier Scope” (网络识别器的范围) 此选项栏 可以选择网络识别器的范围。共有三种选项，如下图所示。
1．“Setup” (电气法则测试选项)标签页 ⑴ “ERC Options” 此选项栏里可以设置进行电气规则测试的具体选项。 “Multiple net names on net”:检测项中将包含“同一网络被命名多个网络名称” 的错误检测。
“Unconnected net labels”:检测项中包含“未实际连接的网络标号”的错误检 测。
第8章 原理图电气规则检查及报表
8.1 原理图电气测试
电气法则测试“ERC-Electronic Rules Checking”主 要是对电路原理图的电学法则进行测试，通常是按照用 户指定的物理、逻辑特性进行。
通常在电路原理图设计完成之后，网络表文件生成 之前，设计者需要进行电气法则测试。其任务是利用软 件测试用户设计的电路，以便找出人为的疏忽，测试完 成之后，系统还将自动生成各种有可能是错误的报告， 同时在电路原理图的相应位置上记号，以便进行修正。
“Unconnected power objects”:检测项中包含“未实际连接的电源或地元件” 的错误检测。
“Duplicate sheet numbers”:检测项中包含“电路图编号重号”的错误检测。 “Duplicate ponent designators”:检测项中包含“元件编号重号”的错误检测。 “Bus label format errors”: 检测项中包含“总线标号格式错误”的错误检测。 “Floating input pins”: 检测项中包含“输入引脚浮空”的错误检测。 “Suppress warnings”: 忽略所有的错误检测，也不显示测试的错误报告。
8.1.1 打开电路原理图文件 选择执行“File\Open”菜单命令，打开需要进 行电气法则测试的电路原理图文件。
例如,打开下图所示的电路。
8.1.2 设置电气检查规则
选择执行“Tools\ERC”菜单命令，如左下图所示。即 可出现右下图所示的Setup Electrical Rule Check”对话 框。
“Only Ports Global”: 使得只有I/O端口可以在整个 项目中被承认。
“Sheet Symbol/Port Connections”:此选项设置使得 电气连接只发生在方块电路端口和对应的下层电路的I/O 端口。
执行电气规则检查后，系统会在电路原理图的错误处放置红色的符号， 以提示设计者注意，如下图所示。
8.2 生成报表文件
8.2.1 生成元件材料表 元件材料表主要用于整理一个电路或者一个项目文件中所有的元 件，它主要包括元件的名称、标号、封装等内容。 1）选择“File”菜单，然后在弹出的下拉菜单中选择“Open”选 项，打开需要生成元件材料表的原理图文件。如果此原理图文件已 经打开，则此步操作可以省略。 2）选择“Reports”菜单，然后在弹出的下拉菜单中选择“Bill of Material”选项，如下图所示。此操作也可用下面的操作代替： 按下R键，松开后按下B键。
3） 出现生成元件材料表文件的向导 “ Bom Wizard”对话框，如左下图 所示。确定元件材料表文件的来源后，用鼠标左键单击“Next”按钮，进入下 一步操作。
8.1.3 进行电气规则检查 设置电气规则完成后，用鼠标左键单击“OK”按钮，退出对话框， 并使系统进入文本编辑器并生成相应的错误结果的报告（存为 *.ERC文件）。如下图所示。
报告中逐条列出了电路原理图的电学错误。每条错误报告的 第一行以“＃”开头，显示了电学错误的内容；第二行后显示与 错误相关联的元件管脚号和该错误在原理图上的具体位置。
2．“Rule Matrix(电气法则测试矩阵)”标签页 用鼠标左键单击“Setup Electrical Rule Check”对话框的“Rule Matrix”标签，即可进入“Rule Matrix”标签页，如下图所示。
可以设置“Connected Pin/Sheet Entry/Port Rule Matrix”(有连接关 系的管脚、方块电路的I/O端口和电路的I/O端口)的矩阵规则。
⑵ “Options”选项栏 “Create report file”:在测试结束后，系统将自动将测试结果存于 报告文件*.ERC中，其主文件名与原理图的主文件名相同。 “Add error markers”: 在测试结束后，系统会自动在电路原理图 的错误处加上红色的错误提示符号。 “Descend into sheet parts”: 检测内容包括电路元件的内部结构。 “Sheets to Netlist”: 用来设置进行ERC检查的电路原理图的范围。 可以激活此选项栏，选择目标文件，如下图所示。
红色图标，如“Power Pin”与 "Output Pin"交点处的方块，表示这 种电学连接关系是错误的，将在电气测试的错误报告中用“Error”的字 样显示出来。
黄色图标，如“Bidirectional Port”与“Unspecified Port”交点处的 方块，表示这种电学连接关系在有些时候是正确的，而在有些时候是错 误的，系统将在电气测试的错误报告中用“Warning”的字样显示出来， 以提醒设计者检查确认。
在矩阵的横、纵坐标罗列了电路原理图中各种电气特性的管脚、方 块电路的I/O端口和电路的I/O端口。矩阵中每一个方块的颜色表示此方 块对应的横、纵坐标对应的管脚/端口所连接关系在电气测试的定义。
绿色图标，如“Input Pin”与“Output Pin”交点处的方块，表示这 种电学连接关系是正确的，在电气测试的错误报告中不会显示。
这里提供了“Active Sheet” (当前被激活的图样)、“Active Project” (当前被激活的项目)和“Active Sheet plus Sub” (当前被激活 的图样及其下层电路)三种选项。
⑶ “Net Identifier Scope” (网络识别器的范围) 此选项栏 可以选择网络识别器的范围。共有三种选项，如下图所示。
1．“Setup” (电气法则测试选项)标签页 ⑴ “ERC Options” 此选项栏里可以设置进行电气规则测试的具体选项。 “Multiple net names on net”:检测项中将包含“同一网络被命名多个网络名称” 的错误检测。
“Unconnected net labels”:检测项中包含“未实际连接的网络标号”的错误检 测。
第8章 原理图电气规则检查及报表
8.1 原理图电气测试
电气法则测试“ERC-Electronic Rules Checking”主 要是对电路原理图的电学法则进行测试，通常是按照用 户指定的物理、逻辑特性进行。
通常在电路原理图设计完成之后，网络表文件生成 之前，设计者需要进行电气法则测试。其任务是利用软 件测试用户设计的电路，以便找出人为的疏忽，测试完 成之后，系统还将自动生成各种有可能是错误的报告， 同时在电路原理图的相应位置上记号，以便进行修正。
“Unconnected power objects”:检测项中包含“未实际连接的电源或地元件” 的错误检测。
“Duplicate sheet numbers”:检测项中包含“电路图编号重号”的错误检测。 “Duplicate ponent designators”:检测项中包含“元件编号重号”的错误检测。 “Bus label format errors”: 检测项中包含“总线标号格式错误”的错误检测。 “Floating input pins”: 检测项中包含“输入引脚浮空”的错误检测。 “Suppress warnings”: 忽略所有的错误检测，也不显示测试的错误报告。
8.1.1 打开电路原理图文件 选择执行“File\Open”菜单命令，打开需要进 行电气法则测试的电路原理图文件。
例如,打开下图所示的电路。
8.1.2 设置电气检查规则
选择执行“Tools\ERC”菜单命令，如左下图所示。即 可出现右下图所示的Setup Electrical Rule Check”对话 框。
合集下载
PROTEL99SE第4章原理图的检查和常用报表的生成.ppt
缺少的组成元素。
常见元件的封装： (1)电阻的封装。 (2)二极管的封装。
(3)电容的封装。
(4)三极管、场效应管、晶闸管的封装。 (5)集成芯片的封装。 电解电容的封装
封装信息主要来源于元器件手册。 如果有些元件找不到相关资料，只能依靠实际测量， 一般要配备游标卡尺，测量时要准确，特别是集成块 的管脚间距。 元件封装设计时还必须注意元器件的轮廓设计，元器 件的外形轮廓一般放在PCB的丝印层上，要求要与实 际元器件的轮廓大小一致。如果元件的外形轮廓画得 太大，浪费了PCB的空间；如果画得太小，元件可能 无法安装。
25
元件封装名称
• 电阻 ---- AXIAL
• 电容 ---- RAD
• 双列直插 ---- DIP
• 单列直插 ---- SIP。 • 表面贴装元件 ---- SMD
26
常用的元件标准封装
⑴ Resistors（电阻） 电阻只有两个管脚，有插针式和贴片式两种封装。 随着电阻功率的不同，电阻的体积大小不同，对应的封 装尺寸也不同。插针式电阻的命名一般以 “AXIAL”开 头；贴片式电阻的命名可自由定义。
17
认识元件
18
1inch = 1000 mil 1inch = 2.54cm 1mil = 0.0254mm 1mm = 39.37mil
19
针脚式元件
• 元件的引脚是一根导线，安装元件时该 导线必须通过焊盘穿过电路板焊接固定。
•
所以在电路板上，该元件的引脚要有焊 盘，焊盘必须钻一个能够穿过引脚的孔 （从顶层钻通到底层），其中的焊盘属性 中的Layer板层属性必须设为MultiLayer。
⑵ Diodes（二极管） 与电阻类似，不同之处在于二极管有正负极的分别。
任务八 原理图电气规则检查与报表输出
用模块电路绘制该上层原理图，如图1所示。
图1 单片机显示电路.SchDoc利用层次原理图自上而下的设计方式，创建并绘制下层原理图，如图2、图3、图4、图5所示。
图2 时钟模块.SchDoc图3 复位模块.SchDoc图4 控制模块.SchDoc图5 显示模块.SchDoc4 执行电气规则检查（ERC）：在原理图设计窗口中执行菜单命令Project/Project Options，将弹出“Options for PCB Project单片机显示电路.PrjPCB”对话框。
如图6所示图6 “Options for PCB Project 单片机显示电路.PrjPCB”对话框在该对话框的Error Reporting(错误报告)和Connection Matrix(连接矩阵)两个选项卡中进行电气规则设置，或单击按钮实现默认设置，设置完成单击OK按钮退出。
执行菜单命令“Project/Compile PCB Project单片机显示电路.PrjPCB”对整个项目编译查错。
在Massages窗口中查看错误报告并修改相关错误。
如系统提示为“warning”，可根据原理图中波浪线提示内容判断，若不认为是错误，则返回“Options for PCB Project 单片机显示电路.PrjPCB”对话框，找到相关选项进行报告模式“Report Mode”的设置，设置为“No Report”后，再重新进行原理图的编译查错，直到没有问题出现为止。
5 生成网络表文件：在原理图设计窗口中执行菜单命令Design/Netlist For Project/Protel ，系统则会生成当前整个项目的网络表文件，如图7所示图7 “单片机显示电路”网络表文件6 生成元器件清单报表：在原理图设计窗口中执行菜单命令Reports/ Bill of Materials，将会弹出如图8所示的元器件清单报表对话框。
单击“Export...”按钮，可将该报表以“.xls”格式文件保存。
PCB电气法则检验与原理图的报表生成课程培训
▪ 执行菜单命令：“Edit | Select | Net”，选中 其中一个网络，再执行菜单命令： “Reports | Selected Pins…”，系统产生的 元件引脚列表框中列出了该网络的元件引 脚号和名称。
3.6 建立项目元件库文件
▪ Protel 99 SE提供了一个功能，可将项目电 路中所用到的零件整理并存成一个元件库 文件。这样有助于文件保存及文件交换。
▪ 执行菜单命令：“Tools | ERC”，系统会弹出 Setup Electrical Rule Check电气测试规则对话框 。该对话框包括Setup和Rule Matrix两个选项卡 。下面将分别介绍这两个选项卡。
2.1.1 设置Setup选项卡
如图２－１
▪ 1．ERC Options 区域 ▪ 该区域设置检查错误的种类： ▪ Multiple net names on net：一个网络上有多个
▪ ● Netlist before any resolving复选项：转 换网络表时，将任何动作都加以跟踪，并 形成跟踪文件*.TNG。
图3-2Trace Options选项卡
● Netlist after resolving sheets复选项 ：只有当电路中的内部网络结合到项目网络时， 才加以跟踪，并形成跟踪文件。
2.1.2 Rule Matrix选项卡
▪ 该选项卡如图2-2所示，用户可以通过它对 引脚和端口的ERC检测规则进行设置。设 置区域为一个矩阵，其中个小方块的颜色 意义见参考图例。下面详细说明。
图２－２选项卡
1．在Legend图例区 域有：
No Reports 无报告 产生（绿色）
Error 错误 （红色）
▪ 执行菜单命令：“Design | Create Netlist”， 系统弹出Netlist Creation对话框，该对话 框有Preferences和Trace Options两个选项 卡，下面将分别介绍
3.6 建立项目元件库文件
▪ Protel 99 SE提供了一个功能，可将项目电 路中所用到的零件整理并存成一个元件库 文件。这样有助于文件保存及文件交换。
▪ 执行菜单命令：“Tools | ERC”，系统会弹出 Setup Electrical Rule Check电气测试规则对话框 。该对话框包括Setup和Rule Matrix两个选项卡 。下面将分别介绍这两个选项卡。
2.1.1 设置Setup选项卡
如图２－１
▪ 1．ERC Options 区域 ▪ 该区域设置检查错误的种类： ▪ Multiple net names on net：一个网络上有多个
▪ ● Netlist before any resolving复选项：转 换网络表时，将任何动作都加以跟踪，并 形成跟踪文件*.TNG。
图3-2Trace Options选项卡
● Netlist after resolving sheets复选项 ：只有当电路中的内部网络结合到项目网络时， 才加以跟踪，并形成跟踪文件。
2.1.2 Rule Matrix选项卡
▪ 该选项卡如图2-2所示，用户可以通过它对 引脚和端口的ERC检测规则进行设置。设 置区域为一个矩阵，其中个小方块的颜色 意义见参考图例。下面详细说明。
图２－２选项卡
1．在Legend图例区 域有：
No Reports 无报告 产生（绿色）
Error 错误 （红色）
▪ 执行菜单命令：“Design | Create Netlist”， 系统弹出Netlist Creation对话框，该对话 框有Preferences和Trace Options两个选项 卡，下面将分别介绍
原理图电气规则检查
原理图电气规则检查电路规则检查属于集成电路设计物理验证的一部分。
其主要目的是验证版图与电路原理图的电路结构是否一致。
电路设计者完成电路设计和仿真后交由版图设计者完成掩模工作。
确保所画版图与设计电路完全一致就是LVS工具要做的工作。
LVS检查的内容可以槪括为两点：①所有信号的电气连接关系是否一致；②器件类型尺寸是否一致。
LVS不是一个简单地将版图与电路原理图进行比较的过程，它需要分两步完成。
第—步“抽取”，第二步“比较”。
首先根据LVS提取规则，EDA工具从版图中抽取出版图所确定的网表文件;然后将抽取出的网表文件与电路网表文件进行比较。
需要说明的是:抽取的网表为晶体管级的SPICE网表，而电路网表为门级的Verilog网表，该门级网表需要结合SPICE模型/CDL模型转化为SPICE网表，才能与抽取的网表进行逻辑等效性比对。
如果两个网表的电路连接关系和器件完全一致则通过LVS检査。
反之，说明版图存在与电路不一致的地方，需要进行检査并加以处理或修改更正。
实现“抽取”的主要步骤是网表提取，它可以实现从版图提取网表，包含连接关系提取和器件提取两大模块。
连接关系提取模块的主要功能是标识线网和为线网命名。
标识线网是指把金属、通孔、多晶等半导体划分为不同的连通集合，从而生成不同的线网。
器件提取模块的主要功能是识别器件、计算器件属性和输出网表。
实现“比较“的步骤是网表比较，它包括网表预处理、版图和原理图网表比较。
网表预处理的主要工作是串并联结构约简，虚拟器件过滤，门电路识别等。
在版图设计中，宽长较大的MOS管通常会采用版图折叠的方法将其等效于多个晶体管的并联，所以为避免在检査器件数目和尺寸时发生错误，需要把版图中折叠的、并联或串联的器件合并成一个再进行比较。
而门电路结构可以作为一个整体对待，以此减少需要处理的节点数量。
完成网表预处理后，则可以开始进行网表比较。
网表比较本质上是图同构问题，图同构问题是一个NP完全问题。
Protel DXP 2004 应用与实训(第三版)项目六 电气规则检查及相关报表
知识4．层次报表
层次报表主要用于显示层次原理图的层次结构数据。 利用层次报表可以方便地查看项目的层次关系或文件结构。
以项目四层次原理图“DownToUp.PRJPCB”为例， 介绍生成层次报表的操作步骤。
第1步， 打开工程DownToUp.PRJPCB下任意一张原 理图。
第2步，执行“项目管理”→“Compile PCB Project”命 令，完成项目编译。
图6.5 设置编译参数
第3步，执行“项目管理”→“Compile PCB Project”命令， 弹出如图6.6所示“Messages”面板，即编译信息报告，也称电 气规则检查报告。
图6.6 编译信息 从报告中，可以看到一个“Error”（错误）信息：电路有重 复的元件标识符R2，还给出了出错对象的位置信息（400， 585）和（375，510）。 在错误类型中，Error属于比较严重的错误，应慎重对待。 Warning属于不严重的错误，例如某个引脚浮接等。有时 Warning并不是实质性错误，有经验的工程师一般对此不是很 在意。 第4步，根据提示信息，检查原理图6.4，发现图纸右上方 两个电阻确实使用了同样的标识符R2，且在图中已用下划线 标出。
进行电气规则检查，首先要打开项目下的原理图文档。执 行“项目管理”→“项目管理选项”命令，弹出“Options for PCB Project”（项目选项）对话框，如图6.1所示。
图6.1 Options for PCB Project（项目选项）对话框
1．设置Error Reporting（错误报告）
第3步，执行“报告”→“Report Project Hierarchy” 命令，系统自动生成层次报表文档“DownToUp.Rep”并 添加到项目文件“Generated\Text Documents”文件夹下， 见图6.21所示左侧项目面板。
第4章 检验电气规则和生成报表
4.1.2 编译工程及查看系统信息
单击【项目管理】| Compile PCB Project | My Project.PrjPCB命令，生成系统信息报告，单击Messages 标签可以看到错误信息报告。 右击某提示信息，选【交叉探测】命令可查看详细信息。
图6.5 错误信息报告
图6.6 错误信息详细报告
4.2.2 生成网络表
每一个网络定义都是以“（
”开始，以“）”结束的。其
(
中“（”下面第一行是一个网
络节点的名称，这部分直接
VDD
C4-1 C5-2 D1-2 D2-2
取自用户在原理图中的定义
；下面每一行代表当前网络 连接的一个引脚，一直到全 部列出为止；最后一行是一 个“）”符号。
U3-8
)
( AGND C17-1 C18-1 C19-2 C20-2 C21-2 JP9-12 R20-1 R21-2 R28-2 R31-1 U7-10 U7-13 U8-2 )
4.1.1 设置工程选项
4.1.1 设置工程选项
Error Reporting
标签： 用于设置错误报 告的类型。用户 可以设置所有可 能出现的错误报 告类型。 报告类型有Error
、Warning、
Fatal Error和No Report。
4.1.1 设置工程选项
Connection Matrix标签
在连有打印机的环境下，可以将原理图打印输出。通过单击 File | Page Setup命令，弹出Schematic Print Properties(原理 图打印输出)对话框。
4.1.1 设置工程选项
Connection Matrix标签：用于设置电路的电气连接属性。 如果要设置当无源器件的管脚连接时系统产生警告信息， 可以在矩阵右侧找到无源器件管脚(Passive Pin)这一行， 然后再在矩阵上部找到未连接(Unconnected)这一列，改变 由这个行和列决定的矩阵中的方框的颜色，即可改变电气 连接检查后错误报告的类型。 其中，绿色代表No Report，黄色代表Warning，橙色代表 Error，红色代表Fatal Error。
第二章PCB电气法则检验第3章原理图的报表生成
第二章PCB电气法则检验第3章原理 图的报表生成
2.1.2 Rule Matrix选项卡
§ 该选项卡如图2-2所示，用户可以通过它对 引脚和端口的ERC检测规则进行设置。设 置区域为一个矩阵，其中个小方块的颜色 意义见参考图例。下面详细说明。
第二章PCB电气法则检验第3章原理 图的报表生成
•图２－２选项卡
第二章PCB电气法则检验第3章原理 图的报表生成
2.1.1 设置Setup选项卡
如图２－１
▪ 1．ERC Options 区域
▪ 该区域设置检查错误的种类：
▪ Multiple net names on net：一个网络上有多个 网络标号。
▪ Unconnected net labels：只有—个网络标号。
第二章PCB电气法则检验第3章原理 图的报表生成
3.1.1 设置Preferences选项卡
§ Preferences选项卡包含三个下拉列表选项 和三个复选框，如图3-1所示。
§ ● Output Format下拉列表：选择网络 表的格式，共38种。此处设置为Protel2格 式，不容易出错。
§ ● Net Identifier Scope下拉列表：对多 图纸项目设置网络标识符范围。
第二章PCB电气法则检验第3章原理 图的报表生成
•执行菜单命令：“Reports | Bill of Material”，出现BOM导向器，选中Sheet选项， 单击Next按钮。进入向导2，选项Footprint和 Description都要选中，其他默认。单击Next按 钮。进入下一步，再单击Next按钮，进入下一步。 在此时的向导中选择Client Spreadsheet选项， 单击Next按钮，进入下一步。单击Finish按钮， 系统自动生成元件列表
2.1.2 Rule Matrix选项卡
§ 该选项卡如图2-2所示，用户可以通过它对 引脚和端口的ERC检测规则进行设置。设 置区域为一个矩阵，其中个小方块的颜色 意义见参考图例。下面详细说明。
第二章PCB电气法则检验第3章原理 图的报表生成
•图２－２选项卡
第二章PCB电气法则检验第3章原理 图的报表生成
2.1.1 设置Setup选项卡
如图２－１
▪ 1．ERC Options 区域
▪ 该区域设置检查错误的种类：
▪ Multiple net names on net：一个网络上有多个 网络标号。
▪ Unconnected net labels：只有—个网络标号。
第二章PCB电气法则检验第3章原理 图的报表生成
3.1.1 设置Preferences选项卡
§ Preferences选项卡包含三个下拉列表选项 和三个复选框，如图3-1所示。
§ ● Output Format下拉列表：选择网络 表的格式，共38种。此处设置为Protel2格 式，不容易出错。
§ ● Net Identifier Scope下拉列表：对多 图纸项目设置网络标识符范围。
第二章PCB电气法则检验第3章原理 图的报表生成
•执行菜单命令：“Reports | Bill of Material”，出现BOM导向器，选中Sheet选项， 单击Next按钮。进入向导2，选项Footprint和 Description都要选中，其他默认。单击Next按 钮。进入下一步，再单击Next按钮，进入下一步。 在此时的向导中选择Client Spreadsheet选项， 单击Next按钮，进入下一步。单击Finish按钮， 系统自动生成元件列表
原理图的电气检查功能培训课件
如何诊断电气问题
1
确定问题的范围
通过与用户交流，确定出现问题的时间和范围
2
问题分类
将问题分类为暂时性问题、稳定性问题、交替性问题、季节性问题等，以便更好 排查原因。
3
排除问题
根据问题所在的范围和类型来确定解决方案，可以尝试根据原理图或电路图找到 故障点，排除干扰，更换元器件或增大设备处理能力。
绘制原理图和电路图的基本要素
• 压在。电路中起到存储电荷和 过滤信号的作用。
• 调节电路的电阻，控制电 路的输出电压。
通用符号
电器元件的符号
电器元件是电气电子技术中基本组成部分，包括电阻器、电容器、电位器、电感、晶体管、集成电路等。
元器件名称 电阻器 电容器 电位器 电感 晶体管 集成电路
符号
原理图符号和标记的含义
• 电阻器：R1，R2，R3等 • 电容器：C1，C2，C3等 • 电感：L1，L2，L3等 • 晶体管：Q1，Q2，Q3等 • 集成电路：IC1，IC2，IC3等 • 接口：J1，J2，J3等 • 序号：U1，U2，U3等
原理图的电气检查功能培 训课件
本培训课件介绍电气检查的基本概念和流程，并探讨绘制原理图和电路图的 基本要素，更深入地讲解如何诊断电气问题和减少电路故障。欢迎参加这场 电气检查实践培训。
什么是电气检查功能？
1 定义
检查电路中电器设备是否正常工作的一种方法。主要是检查元件是否正常，各条线路之 间是否能够相互连接以及元器件之间的连接状态是否正常。
照原来的设计进行。
3
验证线路连接
验证每个连接的状态，检查每部分是否正确
连接，以及电路是否被正确地排列和连接。
检测电气参数
4
测试电气电路的相关参数，如电压、电流、 频率、功率等参数，以确保其正确性并发现
电气原理图详解ppt课件
60
中间继电器
•
主触点接线
控制线圈接线
电磁继电器主要包括电流继电器、 电压继电器相中间继电器。选用时 主要依据继电器所保护或所控制对 象对继电器提出的要求，如触头的 数量、种类，返回系数，控制电路 的电压、电流、负载性质等。出于 继电器触头容量较小，所以经常将 被头并联使用。有时为增加触头的 分断能力，也有把触头串联起来使 用的。 ．
3
电气原理图中电器元件的布局
电气原理图中电器元件的布局，应根据便于阅读原则安排。主电路安排在图面左侧 或上方，辅助电路安排在图面右侧或下方。无论主电路还是辅助电路，均按功能布 置，尽可能按动作顺序从上到下，从左到右排列。 电气原理图中，当同一电器元件的不同部件（如线圈、触点）分散在不同位置时， 为了表示是同一元件，要在电器元件的不同部件处标注统一的文字符号。对于同类 器件，要在其文字符号后加数字序号来区别。如两个接触器，可用KMI、KMZ文字 符号区别。 电气原理图中，所有电器的可动部分均按没有通电或没有外力作用时的状态画出。 对于继电器、接触器的触点，按其线圈不通电时的状态画出，控制器按手柄处于零 位时的状态画出；对于按钮、行程开关等触点按未受外力作用时的状态画出。 电气原理图中，应尽量减少线条和避免线条交叉。各导线之间有电联系时，在导线 交点处画实心圆点。根据图面布置需要，可以将图形符号旋转绘制，一般逆时针方 向旋转90o，但文字符号不可倒置。
热继电器
交流电机
13
电气控制原理图
空气开关
熔丝
交流接触器
热继电器
交流电机
14
电气控制原理图
空气开关
熔丝
交流接触器
热继电器
交流电机
15
电气控制原理图