高精度CMOS峰值保持电路设计
《2024年CMOS高性能运算放大器研究与设计》范文
《CMOS高性能运算放大器研究与设计》篇一一、引言随着电子技术的飞速发展，运算放大器（Op-Amp）在信号处理和数据分析中的应用越来越广泛。
在众多类型的运算放大器中，CMOS（互补金属氧化物半导体）高性能运算放大器因其低功耗、高速度和高精度的特性而备受关注。
本文旨在研究并设计一款CMOS高性能运算放大器，以适应现代电子系统的需求。
二、CMOS运算放大器的基本原理与特点CMOS运算放大器利用互补金属氧化物半导体技术，通过P 型和N型晶体管的组合，实现高精度、低噪声和低功耗的信号处理。
其基本原理是通过差分输入和共源共栅放大的方式，实现信号的放大和传输。
CMOS运算放大器具有以下特点：1. 高精度：由于采用差分输入方式，CMOS运算放大器具有较高的共模抑制比（CMRR），能够有效抑制共模噪声。
2. 低噪声：CMOS器件的噪声性能优异，能够满足低噪声信号处理的需求。
3. 低功耗：CMOS器件具有较低的电压摆幅和较低的静态电流，从而实现低功耗设计。
三、高性能CMOS运算放大器的设计要求为了满足现代电子系统的需求，高性能CMOS运算放大器的设计应遵循以下要求：1. 宽动态范围：能够处理大信号输入范围，并保持较高的增益和精度。
2. 高带宽：具备较快的响应速度，以适应高速信号处理的需求。
3. 低噪声：在保持高增益的同时，尽可能降低噪声性能，提高信噪比。
4. 低功耗：在保证性能的前提下，尽可能降低功耗，延长电池使用寿命。
四、CMOS高性能运算放大器的设计方法针对上述设计要求，本文提出以下设计方法：1. 优化电路结构：采用差分输入、共源共栅放大的电路结构，提高电路的对称性和稳定性。
同时，通过优化晶体管尺寸和偏置电流，提高电路的增益和带宽。
2. 降低噪声性能：通过优化电路布局、减小晶体管失配以及采用低噪声器件等方法，降低电路的噪声性能。
3. 降低功耗：采用低电压摆幅和低静态电流的设计方法，降低电路的功耗。
同时，通过优化偏置电路和电源管理策略，进一步提高功耗性能。
基于0.18μm CMOS工艺的高速以及高精度采样保持电路设计的开题报告
基于0.18μm CMOS工艺的高速以及高精度采样保
持电路设计的开题报告
1.背景
在现代电子系统中，采样保持（Sample and Hold）电路是一个基本的电路模块。
采样保持电路通常用于信号的模拟-数字转换器（ADC）输入阶段，其作用是将模拟信号转换成数字信号。
采样保持电路可以在采样时将模拟信号锁定在特定的时间点并保持其电平，然后将信号电平转换成数字信号，以进一步进行数字信号处理。
采样保持电路的性能对于ADC转换器的整体性能至关重要。
因此，设计高速以及高精度采样保持电路是电子工程领域的一个重要研究课题。
2.研究内容
本项目基于0.18μm CMOS工艺，旨在设计高速以及高精度采样保持电路。
研究内容主要包括以下方面：
（1）研究不同类型采样保持电路的原理和特点，分析其优缺点。
（2）设计基于CMOS工艺的高速采样保持电路。
采用低阻抗传输门和复合输送栅（Composite Transconductance Amplifier）构建的电路，以提高采样速度。
（3）设计基于CMOS工艺的高精度采样保持电路。
采用带负反馈的Sample and Hold电路来提供更高的采样保持精度。
（4）在HSpice仿真平台上对设计的电路进行仿真和验证，分析优化效果。
3.研究意义
设计高速以及高精度采样保持电路，对提高ADC转换器的性能、减小系统误差具有重要的意义。
本项目将通过研究不同类型采样保持电路
的特点并设计高速以及高精度采样保持电路，为ADC转换器的进一步发展提供技术支持。
ADC中高精度CMOS基准电源的设计
ADC中高精度CMOS基准电源的设计4青岛展芯微电子科技有限公司摘要：本论文针对ADC中高精度CMOS基准电源的设计进行研究。
通过对现有研究进行综述，并提出针对高精度CMOS基准电源的设计思路。
论文详细介绍了电路的拓扑结构、器件选型及布局等方面的实现。
借助仿真软件进行系统仿真，并对包括电压稳定度、温度稳定度、功耗、噪声等指标的仿真结果进行分析。
关键词：ADC；CMOS基准电源；高精度；电路设计；仿真分析一、研究背景和意义1.CMOS基准电源的重要性在模拟数字转换器（ADC）电路中，基准电源是确保ADC精度和性能的关键因素之一。
基准电源提供了稳定的参考电平，用来确定模拟电压与数字码之间的对应关系。
CMOS基准电源由于其低功耗、高精度和低噪声等优点，成为ADC设计中不可或缺的组成部分。
首先，CMOS基准电源具有低功耗的特性，可以降低整个系统的能耗。
这对于需要长时间运行或电池供电的应用非常重要，可以延长设备的使用寿命，并降低维护成本。
其次，CMOS基准电源具有高精度的特点，能够提供稳定且准确的参考电平。
这对于ADC的精准采样和转换是至关重要的。
高精度的基准电源可以减小ADC的非线性和偏差，从而提高转换的准确性和重现性。
此外，CMOS基准电源还具有低噪声的特性，能够减少电源的干扰和噪声对ADC的影响。
低噪声的基准电源可以提高ADC的信噪比和动态范围，保证输入信号的清晰度和准确性。
2.高精度基准电源在ADC中应用的意义高精度基准电源能够提供稳定可靠的参考电平。
由于信号的转换是基于基准电平进行的，如果基准电源不稳定，就会导致ADC输出的数据存在偏差或误差。
而高精度基准电源通过提供稳定的参考电平，确保了ADC在采样和转换过程中的准确性。
高精度基准电源能够提高ADC的采样精度。
采样精度是指ADC对输入信号进行离散化时的精度。
通过提供高精度的基准电源，ADC能够更准确地对输入信号进行采样和量化，从而提高数据的精确度和分辨率。
高精度CMOS峰值保持电路设计
图 9 误差率仿真结果
图 10 版图设计 （ 下转第 990 页，Continued on page 990）
科学出版社，1994． ［4］管兴胤，张子川，刘君红． 精确测量光电倍增管最大
脉冲线性参数的实验研究［J］． 原子能科学技术， 2009，43（ 7） ： 640 － 643．
［5］潘洪波，欧阳晓平，刘德林，等． 新型超快光电辐射 探测器研制［J］，原子能科学技术，2009，43（ 1） ： 81 － 84．
保持电容连接到放大器的正输入端故此时放大器的正输入端电压值大于负输入端电压放大器的输出电压迅速变大当放大器输出电压t大于参考电压时比较器发生翻转从而使d2触发器发生翻转控制开关s1和s2打开开关s3s4及s5闭合
第 31 卷 第 9 期 2011 年 9 月
核电子学与探测技术 Nuclear Electronics ＆ Detection Technology
及 S5 闭合。
图 1 电路整体结构
信号，对 整 个 电 路 进 行 reset，控 制 开 关 S6 闭 合，使保持电容上电压等于 VB （ VB 的大小一般 设置为小于等于输入信号的基线电压值） ，完 成对整个电路的 reset，直至下个有效信号到来 为止。当下个有效信号到来时，促使 D1 触发 器发生 翻 转，断 开 开 关 S6，使 整 个 电 路 进 入 “写”状态。如果两次 CDN 之间到来多个有效 输入信号，该电路只对第一个到来的信号进行 保持，仿真结果如 6 所示。
959
图 5 “读”状态电路时电路简化图
图 7 仿真波形图
图 8 输入、输出幅度对应图
图 6 reset 信号产生时序仿真图
为 5 mV 左右，但误差率降为 1． 2% ，随着输入 信号的进一步增加，误差电压进一步减小，误差 率也相应下降到 1% 之内。当输入信号峰值达 到 3． 1 V 时（ 本电路采用 3． 3 V 电压供电） ，放 大器不能正常工作，电路失效。虽然在小信号 时误差率较大，但我们可以看出在小信号时产 生的误差电压值几乎为一个定值 5 mV 左右， 故我们可以在电路最终应用时对小信号输出电 压进行修正，完全可以使误差率小于 1% 。
高精度CMOS峰值保持电路设计
两种工作状态的误差分析
Vi
-
M1
+
Vo
-
+
ZL
Ch
Ch
(a)“写”状态
误差Verror
VGP VO,CM AO
VOFF
1 CMRR
2V1
VDD 2
(b)“读”状态
误差Verror
VIP VO,CM AO
VOFF
1 CMRR
2V1
VDD 2
最终误差 Verror
VO
- VIP
VGP VIP AO
P (VDD VT)2
(1/ 3 1/ 5)
比较器的设计
前置放大
锁存
器
器
自偏置差 分放大器
输出驱动级
比较器仿真波形
版图设计
一通道
二通道
三通道
四通道
偏置 电路
面积： 1280um*1280um 工艺： chrt0.35um CMOS 电源电压：
3.3V 一个通道的功耗： 小于1mW
后仿真结果
谢 谢！
以忽略。
增益为48.8DB
单位增益带宽为70M。
vip
out
vss
电流镜管子大小的选择
• M1管的尺寸需要越小越好，从而减小对输 出精度的影响。
• M0管与电路在“写”状态时环路的稳定性 有关。通过分析可以推算出
W
1
A0,MAX
2VI'MAX L
E (VDD VT)2
C gp Cox
AO,MAX
2VI'MAX L2
VB
• “写”状态: 开关S3, S4 及 S5 打开 ,开关S1 和 S2 闭合。
高性能CMOS采样保持电路的设计
复杂 的共 模 反 馈 电路 （ ＭＦ ） Ｃ Ｂ ，因而 可 以降低 功 耗 ．并 免去外 加 共模 反馈 电路 对 整个 运算 放 大器
速度 的影 响 。图 １ 示 是 增益 自举 运 算 放大 器 的 所 电路结 构 。 摆 率 Ｓｅ ａｅ ｆＲ ｌ Ｒ ｔ Ｓ ）是 每个 时钟 周 期 所 允 许 ｗ 的扰 动 时间 。通 常 ，采 样 保持 电路 中对 运算 放 大 器 的建 立 时 间要 求 大 约 为 时钟 周期 的 １８ 即要 １，
来 实现 的 。 由于ＭＯ 开关 固有 的 电荷 注 人 与时 钟 Ｓ 馈 通 效应 ，采 样／ 持 电路 一 般 难 以 得 到 理 想 的 保 情 况 。尽 管 已 经 提 出 了许 多 技 术 和 电路 结 构 ［ １ ］ ， 但 是 电荷 注 人和 时钟 馈通 效应 所 导致 的非线 性 对
样， 保持 电路就 显得 尤 为重要 。
一
般 的采样 保 持 电路 都 是 采用 开关 电容 电路
益 ．但 是 带宽却 很 小 ，这样 就很 容 易导 致较 慢 的
反应 速 度 。所 以本 文采用 折 叠式 共源 共栅 增 益 自 举运 算 放大 器 。这种 放 大器 既有 较大 的增益 ，又 能满 足 速度 要求 ，同时 ，折 叠式 共源 共栅 电路 还 可 以接 成跟 随器 的形 式 。 由于该 电路 不需 要 外接
４０ ６ ； 实验 室 ． 重 庆 ．
３ 中国 电子 科技 集 团公 司 第二 十四研 究所 ，重庆 ．
４０ ６） ０ ０ ０
摘
要 ：给 出了一 种适 合 于高速模 数 转换 器 （ Ｄ ｓ 高性 能采样， Ａ Ｃ ）的 保持 电路 的设计 方 法 ，该
高精度轨对轨CMOS峰值检测电路设计
１引 目
峰值检测电路是将某一时间段内信号的最值 反映出来，遇到信号峰值就跟随，若没有就保持．其 工作状态主要包括跟踪、保持和复位，可以广泛应 用于信号采集和处理［１］、ＲＦ功率运放（ＰＡｓ）的反 馈保护系统［２］、仪器仪表、医疗、自动控制等众多领 域，如用来实现波形的毛刺捕捉、冲击信号峰值检
１． 带反馈的闭环峰值检测电路工作原理如 下：
ａ．在峰值到来时，Ａｍｐｖ １输出为正，Ｖｏ。一 ＡＵ＞Ｖ。，Ｍ２开关管导通，Ａｍｐｖｌ的反馈网络 Ｍ２一Ａｍｐｖ２一Ｒ使输入端之间保持虚短路，Ｒ无电 流通过，此时
ＶⅫ一Ｕ３＝Ｖ以＝Ｕｌ—Ｖ白＝
Ｕ：一儿一ＡＵ—亿；
ｂ．峰值下降时，Ａｍｐｖｌ输出下降，Ｍ２管截止，Ｍ１
一种带反馈的闭环峰值检测电路如图１所示， 该电路中Ａｍｐｖｌ可提供对电容的快速充放电电 流和使输入电压信号放大；Ａｍｐｖ２为缓冲器，与电 阻Ｒ引入反馈回路；Ｍ１防止Ｕ。与ｕ。偏离太远， 且防止Ａｍｐｖｌ进入饱和状态而影响速度以及检 测精确度；Ｍ２是控制电容充放电通路的开关； ＣＡＰ为电容存储器；Ｒｓｔ为复位开关，控制峰值检 测复位．
同【］ 精度轨对轨ＣＭＯＳ峰值检测电路设计
王开贤，邬齐荣，高 鑫，李美光，汤恩松
（四ＪＩＩ大学物理科学与技术学院微电子技术四川省重点实验室，成都６１００６４）
摘 要：设计一种高精度轨对轨ＣＭＯＳ峰值检测电路．基于信号“先缩小后放大”，在ＭＯＳ采
样开关管控制下电源对存储电容充电，该电路实现了轨对轨峰值检测，降低了检测电路的工作 电流，提高了ＭＯＳ开关管的速度和峰值检测的精度．该电路设计基于ＣＳＭＣ ０．５ ｋｔｍ ＣＭＯＳ 工艺，采用了５ Ｖ单电源，检测精度小于１ ｍＶ，检测电压范围为０～５ Ｖ，整个检测电路的静
一种高速脉冲峰值保持电路设计
噪声干扰 ， 就要加大信号脉 冲宽度以保证输 出信 号有高的信噪比， 这就要用到峰值保持电路 ， 对高
速、 微小的信号峰值进行保持输 出， 以便后续 Ａ Ｄ
电路进行采集 。峰值保持 电路是在峰值提取电路 设计基础上提 出的， 模拟峰值信号要转换成数字
Ｉ ． ． 一 ”
ｌ ｆ 端 ‘ ｊ ｊ 粪ｉ
＝＝ ＝
Ｏ１ ０． Ｓ ｍ０
睡 糕三
１． 咖 ３
可以实时对 电容进行充电， 充电结束后续 Ａ ／ Ｄ电 路将启动对输入信号的采集 。当后续 Ａ ／ Ｄ电路 处理结束 ， 通过对门信号 的控制对电容器进行放 电， 准备下一次采集 。其时序 图如图 ５所示。由 图 ５不难看 出信号 的采样速度， 已经不受门信号 的开关速度影响 ， 而现在 的采样速度完全取决于 前级运算放大器 ｕ ， 该 芯片主要起 比较作用 ， ｕ
１ 引 言
在光 电检 测 电路 中 ， 一 般 通过 对 光 电二极 管
这样的 目 标， 电路输出值需一直保持， 直到一个新 的更大的峰值出现或电路复位 。其效果原理如图
１ 所示。
微弱光电流的检测 ， 来获取光信息或其它信息， 因 光纤末端输 出的光信号通常是很微弱窄脉 冲信 号， 转换后 的电信号也非常微小窄脉冲信号， 易受
上 的电压跟 随输 出 。
大强度以及测试工业过程 中的最高温度、 最大流
量、 最大压力等。
２ 峰值保持 电路原理
峰值保持电路的作用就是对输入信号的峰值 进行提取 ， 产生输出等于输入信号峰值 ， 为了实现
在Ｐ Ｓ Ｐ Ｉ Ｃ Ｅ中对其进行仿真， 其仿真图如图 ３
CMOS高精度霍尔开关电路设计
CMOS高精度霍尔开关电路设计CMOS（互补金属氧化物半导体）是一种常用于集成电路设计的技术。
在设计高精度霍尔开关电路时，我们可以利用CMOS技术的优势来实现低功耗、高速度和高稳定性。
1.了解需求和规格：首先，需要明确设计的目标和要求。
这包括输入电压范围、工作频率、输出电压范围等。
同时，还要考虑功耗、面积和成本等设计限制。
2.电路框图设计：根据需求和规格，绘制电路框图。
霍尔开关电路通常包括霍尔元件、稳压电路、放大器、比较器等部分。
在CMOS设计中，可以使用晶体管来实现这些功能。
3.模拟电路设计：将电路框图转化为电路图，设计模拟电路部分。
在高精度霍尔开关电路中，放大器和比较器是关键的部分。
放大器用于放大霍尔元件的输出信号，使其可以被后续电路处理；比较器用于将放大器输出的信号与阈值进行比较，并将结果转化为数字信号。
4.数字逻辑设计：将模拟电路部分转化为数字电路。
利用CMOS技术中的晶体管和逻辑门来实现信号处理和控制。
5.器件选择和布局布线：选择合适的器件和元件，并进行布局和布线。
这包括选择合适的晶体管、电阻、电源和地线等。
布局要考虑电路的性能要求，比如应尽量减少干扰和噪声。
6.电路仿真和优化：通过电路仿真软件对设计进行模拟和优化。
这有助于找到性能瓶颈和改进电路的稳定性和精度。
7.制作电路图：根据设计结果，绘制电路图。
这包括详细的电路连接和元器件的数值参数。
8.制作原型：根据电路图制作原型电路板，通过实际测试和验证来评估电路的性能和稳定性。
9.优化和调整：根据测试结果，对电路进行优化和调整。
这可能包括更改电路参数、布线和元器件的选择。
10.整合和验证：将电路集成到系统中进行验证。
这可能需要与其他电路和设备进行适配和测试。
总结来说，CMOS高精度霍尔开关电路设计需要进行需求分析、电路框图设计、模拟电路设计、数字逻辑设计、器件选择和布局布线、电路仿真和优化、制作电路图、制作原型、优化和调整、整合和验证等一系列步骤。
一种CMOS图像传感器ADC的高速高精度S∕H电路
一种CMOS图像传感器ADC的高速高精度S∕H电路
在数字摄像头的成像系统中，图像传感器是其中最核心的组件之一，而其性能的好坏直接影响了整个成像系统的输出质量。
因此，研究和设计一种高速高精度的采样保持（Sample and Hold，S/H）电路就变得至关重要了。
近年来，一种基于CMOS技术的图像传感器ADC的高速高精度S/H电路被广泛
研究和应用。
CMOS图像传感器ADC的高速高精度S/H电路的设计过程中，首先需要确定设计目标和关键参数，如采样速率、抖动幅度、线性度等。
接着，需要选择一种合适的S/H电路结构，常见
的结构有单采样保持电路和多采样保持电路两种。
但由于单采样保持电路在高速采样时会有明显的抖动，因此多采样保持电路更适合高速高精度的采样要求。
在多采样保持电路的设计中，通常采用了双电容串联的结构，可以在保持旧样本的同时同步生成新样本，由此达到快速而稳定的采样保持。
此外，还可以引入反馈放大器以消除电容之间的漏电流并提高线性度。
此时，放大器的增益和带宽均需要进行合理的设计与控制。
为了满足高速高精度的采样特性，S/H电路中还需要考虑时序
控制。
其中，重要的时序参数包括了采样时刻、保持时刻、切换时间和开关电流等。
时序控制的稳定性和准确性直接影响了
S/H电路的实际性能和成像品质。
总之，基于CMOS技术的图像传感器ADC的高速高精度S/H
电路已经被广泛应用于数字摄像机、分析仪器和医学成像器材等相关领域，其设计和研究也仍在不断深入着。
相信未来，随着科技的发展和应用的不断推广，该类电路的性能可持续提升，将会取得更加优异的成效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ｐｈａｓｅ ａｎｄ ｒｅａｄ ｐｈａｓｅ．Ｉｎ ｗｒｉｔｅ ｐｈａｓｅ，ｔｈｅ ａｍｐｌｉｆｉｅｒ ｔｒａｃｋｓ ｔｈｅ ｉｎｐｕｔ ｓｉｓｎａＪ，ａｎｄ ｗｈｅｎ ｔｈｅ ｉｎｐｕｔ
ｉｔ ｐｕｔｓ ｔｈｅ ｐｅａｋ ｖｏｌｔａｇｅ ｉｎｔｏ
ｏｕｔ
ａ
ｆａｌｌ，
ｃａｐａｃｉｔｏｒ．Ｉｎ ｒｅａｄ ｐｈａｓｅ，ｉｔ ｔｕｒｎｓ ｔｈｅ ａｍｐ ｉｎｔｏ
８１ ０．３５
ｐ脚工艺。
文献标识码：Ａ
文章编号：０２５８－０９３４（２０１１）０９－０９５８－０３
在高能物理实验中，我们需要采用核电子 学的方法对探测器输出的信号进行处理。在能 谱测量中，可以通过测量脉冲的峰值来计算出 我们所要的物理量。本文将介绍的高精度 ＣＭＯＳ峰值保持电路¨。Ｊ，用于对经过前放及 滤波成形后的信号进行峰值保持，再由ＡＤＣ对 峰值进行数字化。
ｔｈａｎ １％ｉｎ ｔｈｅ
ｏｕｔｐｕｔ ｖｏｌｔａｇｅ ｒａｎｇｅ ｆｒｏｍ ４００ ｍＶ
１．８ Ｖ．’ｎｌｅ ｃｉｒｃｕｉｔ ｗｉｌｌ ｂｅ ｔａｐｅｄ
ｕｓｉｎｇ ｔｈｅ ｃｈａｒｔｅｒｅｄ ０．３５斗ｍ ＣＭＯＳ ｐｒｏｃｅｓｓ．
Ｋｅｙ
ｗｏｒｄｓ：Ｐｅａｌ【ｄｅｔｅｃｔ，ＯＴＡ，ＣＭＯＳ
万方数据
收稿日期：２０１１—５—１６ 作者简介：吕继方（１９８３一），男，博士研究生，研究方 向：核电子学专用集成电路设计。
９５８
压％时，比较器发生翻转，从而使Ｄ２触发器
发生翻转，控制开关Ｓ１和Ｓ２打开，开关Ｓ３，Ｓ４
万方数据
及ｓ５闭合。
吒弋
匕
％
图１电路整体结构
信号，对整个电路进行ｒｅｓｅｔ，控制开关Ｓ６闭 合，使保持电容上电压等于Ｋ（％的大小一般 设置为小于等于输人信号的基线电压值），完 成对整个电路的ｒｅｓｅｔ，直至下个有效信号到来
ａ
ＤＰＯ（Ｄｉｇｉｔａｌ—Ｐｒｏｃｅｓｓｉｎｇ Ｏｓｃｉｌｌｏｓｃｏｐｅ）ａｎｄ
ｄａｔａ ｐｒｏｃｅｓｓｉｎｇ ｔｅｃｈｎｏｌｏｇｙ，ｗｅ ｉｎｔｒｏｄｕｃｅｄ ｄｉｇｉｔａｌ ａｄｊｕｓｔｉｎｇ ｏｆ ｅｘｐｅｒｉｍｅｎｔ
ｎｅｗ ｗａｙ ｔｏ ｉｍｐｒｏｖｅ ｔｈｅ ｍａｘｉｍｕｍ ｌｉｎｅａｒ ｃｕｒｒｅｎｔ ｏｆ ＰＭＴ ｔｈｒｏｕｇｈ
ｄｅｓａｍｙ．Ａｎａｌｏｇ
［３］彭宇，苏弘，李小刚，等．一种高速宽带放大与峰值
保持电路的研制［Ｊ］．核电子学与探测技术，２００６， ２６（４）：５１５—５１６．
Ｐａｒｔ １．Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｃｌａｓｓｉｃａｌ ｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ
ｃｏｎｆｉｇｕｒａｔｉｏｎ［Ｊ］．Ｎｕ－
ｅｌｌ＇ｏｒ
ａ
ｕｎｉｔｙｇａｉｎ ｂｕｆｆｅｒ，ａｎｄ ｔｈｅｎ ｒｅａｄｓ
ｔｈｅ ｐｅａｋ
ｖｏｌｔａｇｅ．Ｔｈｅ
ｉｓ ｌｅｓｓ
ｏｆｆｓｅｔ
ｏｆ ｔｈｅ
ａｍｐｌｉｆｉｅｒ
ｄｏｅｓ
ｎｏｔ
ｃｏｎｔｒｉｂｕｔｅ
ｔｏ
ｔｏ
ｔｈｅ ｌｉｎｅａｒｉｔｙ．Ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ
ｏｕｔ
ｓｈｏｗ ｔｈｅ
ｅｒｌ＇ｏｒ
ｉｎ Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ
ａｎｄ
Ｍｅｔｈｏｄｓ
Ａ，２００２，４８４：５３３－５４３．
［４］Ｒ．Ｊａｃｏｂ
Ｏ’Ｃｏｎｎｏｒ，Ａｎａｎｄ ＫＩｍ－
Ｂａｋｅｒ，Ｈａｒｒｙ Ｗ．Ｌｉ，Ｄａｖｉｄ
Ｅ．Ｂｏｙｃｅ著．
［２］Ｇｉａｎｈｉｇｉ Ｄｅ Ｇｅｒｏｎｉｍｏ，Ｐａｕｌ
ＣＭＯＳ电路设计布局与仿真［Ｍ］．陈中建译．北 京：机械工业出版社，２００６．
摘要：介绍了一种ＣＭＯＳ峰值保持电路。该电路具有精度高，输出摆幅大，驱动能力强等特点。电 路具有两种工作状态：“读”状态和“写”状态。在“写”状态时，通过ＯＴＡ追踪信号，将输入信号峰值存 储到保持电容中。在“读”状态时，将ＯＴＡ连接成单位增益放大器使用，将存储在保持电容上电压值读 出。该工作过程可以有效消除放大器自身ｏｆｆｓｅｔ产生的影响，减小误差。通过仿真，该电路在输出幅度 在４００ ｍＶ—１．８Ｖ范围内，误差小于１％。本电路采用Ｃｈａｒｔｅｒｅｄ 关键词：峰值保持；ＯＴＡ；ＣＭＯＳ 中图分类号：ＴＬ
ａ
ｄａｔａ．Ｔｈｅ
ｍａｘｉｍｕｍ ｌｉｎｅａｒ ｃｕｒｒｅｎｔ ｉｓ ｉｎｃｒｅａｓｅｄ ｂｙ
ｆａｃｔｏｒ ｏｆ ６ ｉｎｅｘｐｅｒｉｍｅｎｔ．
Ｋｅｙ ｗｏｒｄｓ：ｐｈｏｔｏｍｕｈｉｐｌｉｅｒ—ｔｕｈｅｌｉｎｅａｒ ｃｕｒｒｅｎｔ，ｎｏｎｌｉｎｅａｒ ａｄｊｕｓｔｍｅｎｔ
（上接第９６０页，Ｃｏｎｔｉｎｕｅｄ 参考文献： ［１］Ｇｉａｎｌｕｉｇｉ
Ｕｎｉｖｅｒｓｉｔｙ ｏｆ
（１．Ｉ
ｎｓｔｉｔｕｔｅ
ｏｆ班ｇｌｌ
Ｅｎｅｒｇｙ
Ｐｈｙｓｉｃｓ，ＣＡＳ，Ｂｅｉｊｉｎｇ，１０００４９，２．Ｇｒａｄｕａｔｅ
ＣＡＳ，Ｂｅｉｊｉｎｇ，１０００４９）
Ａｂｓｔｒａｃｔ：Ｉｔ ｄｅｓｃｒｉｂｅｓ
ａ
ｈ ＪｉＳｈ—ｐｒｅｃｉｓｉｏｎ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔ ａｎｄ ｈｏｌｄ
ｃｉｒｃｕｉｔ．ｎｅ
ｃｉｒｃｕｉｔ ｈａｓ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ｔｗｏ ｗｏｒｋｉｎｇ ｐｈａｓｅｓ。ｗｒｉｔｅ
ｓｔａｒｔｓ ｔｏ
ｈｉｇｈ ｐｒｅｃｉｓｉｏｎ，ｗｉｄｅ ｏｕｔｐｕｔ ｖｏｌｔａｇｅ ｒａｎｇｅ ａｎｄ ｈｉｓｈ ｄｒｉｖｉｎｇ
ｃａｐａｂｉｌｉｔｙ．Ｔｈｅｒｅ
ａｒｅ
ＯＵｔ
为止。当下个有效信号到来时，促使Ｄｌ触发 器发生翻转，断开开关Ｓ６，使整个电路进入 “写”状态。如果两次ＣＤＮ之间到来多个有效 输人信号，该电路只对第一个到来的信号进行 保持，仿真结果如６所示。
图２放大器的基本结构
Ｉ
，…ｔ
，“…
一
夕／Ｍ］
万方数据
图７仿真波形图
图５“读”状态电路时电路简化图
之蜊器犟若辞
输出摆幅及驱动能力。
９６０
图９误差率仿真结果
图１０版图设计
（下转第９９０页，Ｃｏｎｔｉｎｕｅｄ
Ｏｉｌ
ｐａｇｅ
９９０）
万方数据
科学出版社，１９９４． ［４］管兴胤，张子川，刘君红．精确测量光电倍增管最大 脉冲线性参数的实验研究［Ｊ］．原子能科学技术， ２００９，４３（７）：６４０—６４３．
［５］潘洪波，欧阳晓平，刘德林，等．新型超快光电辐射 探测器研制［Ｊ］，原子能科学技术，２００９，４３（１）：８１
ｄａｓａｍｙ．Ａｎａｌｏｇ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔ
ａｎｄ
ｈｏｌｄ ｃｉｒｃｕｉｔｓ．
Ａ
Ｈｉｇｈ—Ｐｒｅｃｉｓｉｏｎ ＣＭＯＳ Ｐｅａｋ
Ｄｅｔｅｃｔ ａｎｄ Ｈｏｌｄ Ｃｉｒｃｕｉｔ
ＬＶ ｊｉ—ｆａｎ９１”，ＬＩＵ Ｚｈｅｎ—ａｎｌ，ＷＡＮＧ Ｚｈｅｎ９１，ＹＡＮ
Ｘｉｏｎｇ—ｂ０１”。ＷＥＩ Ｗｅｉｌ
ｆｒｏｍ ｐａｇｅ
９６０）
Ｐａｒｔ ２．Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｃｌａｓｓｉｃａｌ
ｃｏｎｆｉｇｕｒａｔｉｏｎ［Ｊ］．Ｎｕ－
Ｐｈｙｓｉｃｓ Ｒｅｓｅａｒｃｈ
ｃｌｅａｒ Ｉｎｓｔｒｕｍｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｉｎ Ｄｅ Ｇｅｍｎｉｍｏ，Ｐａｕｌ ０’Ｃｏｒｍｏｒ，Ａｎａｎｄ Ｋａｎｏ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔ ａｎｄ ｈｏｌｄ ｃｉｒｃｕｉｔｓ． Ａ，２００２，４８４：５４４—５５６．
大器不能正常工作，电路失效。虽然在小信号 时误差率较大，但我们可以看出在小信号时产 生的误差电压值几乎为一个定值５ ｍＶ左右， 故我们可以在电路最终应用时对小信号输出电 压进行修正，完全可以使误差率小于１％。 图１０为该电路的版图设计，该版图为四通 道设计。整个版图面积为１ ２８０斗ｍ＋１ ２８０ 仙ｍ。本设计采用ｃｈｒｔ０．３５ Ｉｘｍ ＣＭＯＳ工艺进行 设计，采用３．３ Ｖ单电源供电。 ４小结 通过分析及仿真我们可以知道，在“写”状 态和“读”状态时，由于共用同一个放大器，可 以几乎消除由于放大器本身产生的误差，如 ｏｆｆｓｅｔ，ＣＭＲＲ。故该结构的峰值保持电路相对 于传统的峰值保持电路具有更高的精度，大的
明，该放大器能够满足我们对输入信号上升沿
的要求。
２电路工作原理
该电路工作时分为两种状态——“写”状
态和“读”状态。 （１）“写”状态
１电路基本结构
单通道的电路结构如图１所示。它由放大
当输入信号到来时，输入信号接入一甄别
器，设定该甄别器的阈值％，输入信号过阈则
认为该信号为有效信号，触发峰值保持电路进 入“写”状态。此时开关ｓ３，ｓ４及ｓ５打开，开 关Ｓｌ和Ｓ２闭合，此时电路可简化为如图４所 示结构，在“写”状态时，Ｍ。导通，Ｍ。和Ｍ，构成 的电流镜有电流流过，该电流对保持电容Ｃ。进 行充电，电容ｃ。上电压追踪输入电压变化，当 输入电压达到最大值时，开始下降，而保持电容 Ｃ。上的电压跟踪到输入电压达到最大值后，由 于没有泄放通路，而保持不变。保持电容连接 到放大器的正输入端，故此时放大器的正输入 端电压值大于负输入端电压，放大器的输出电 压迅速变大，当放大器输出电压ｔ大于参考电
Ａｂｓｔｒａｃｔ：Ｔｈｅ ｗｏｒｋｉｎｇ ｐｒｉｎｃｉｐｌｅ ｏｆ ｐｈｏｔｏｍｕｈｉｐｌｉｅｒ ｔｕｂｅ ｉｓ ｉｎｔｒｏｄｕｃｅｄ，ａｎｄ ｔｈｅ ｍｅｔｈｏｄｓ ｆｏｒ
ｃｕｒｒｅｎｔ
ｉｎｃｒｅａｓｉｎｇ
ｌｉｎｅａｒ ｔｈｅ
ቤተ መጻሕፍቲ ባይዱ
ｔｈａｔ ｕｓｅｄ ｃｕｒｒｅｎｔｌｙ ｉｓ ａｌｓｏ ｉｎｔｒｏｄｕｃｅｄ．Ｗｉｔｈ ａｐｐｌｉｅｄ ｏｆ
Ｏ
◆／
ｎ２ ｎ４ ｎ６
／
瓶埔号幅嚏，ｖ
ｎ８
１
ｌ ２
１．４
一
ｌ ６
１ ８
２
图８输入、输出幅度对应图