高精度轨对轨CMOS峰值检测电路设计
１引 目
峰值检测电路是将某一时间段内信号的最值 反映出来，遇到信号峰值就跟随，若没有就保持．其 工作状态主要包括跟踪、保持和复位，可以广泛应 用于信号采集和处理［１］、ＲＦ功率运放（ＰＡｓ）的反 馈保护系统［２］、仪器仪表、医疗、自动控制等众多领 域，如用来实现波形的毛刺捕捉、冲击信号峰值检
１． 带反馈的闭环峰值检测电路工作原理如 下：
ａ．在峰值到来时，Ａｍｐｖ １输出为正，Ｖｏ。一 ＡＵ＞Ｖ。，Ｍ２开关管导通，Ａｍｐｖｌ的反馈网络 Ｍ２一Ａｍｐｖ２一Ｒ使输入端之间保持虚短路，Ｒ无电 流通过，此时
ＶⅫ一Ｕ３＝Ｖ以＝Ｕｌ—Ｖ白＝
Ｕ：一儿一ＡＵ—亿；
ｂ．峰值下降时，Ａｍｐｖｌ输出下降，Ｍ２管截止，Ｍ１
一种带反馈的闭环峰值检测电路如图１所示， 该电路中Ａｍｐｖｌ可提供对电容的快速充放电电 流和使输入电压信号放大；Ａｍｐｖ２为缓冲器，与电 阻Ｒ引入反馈回路；Ｍ１防止Ｕ。与ｕ。偏离太远， 且防止Ａｍｐｖｌ进入饱和状态而影响速度以及检 测精确度；Ｍ２是控制电容充放电通路的开关； ＣＡＰ为电容存储器；Ｒｓｔ为复位开关，控制峰值检 测复位．
同【］ 精度轨对轨ＣＭＯＳ峰值检测电路设计
王开贤，邬齐荣，高 鑫，李美光，汤恩松
（四ＪＩＩ大学物理科学与技术学院微电子技术四川省重点实验室，成都６１００６４）
摘 要：设计一种高精度轨对轨ＣＭＯＳ峰值检测电路．基于信号“先缩小后放大”，在ＭＯＳ采
样开关管控制下电源对存储电容充电，该电路实现了轨对轨峰值检测，降低了检测电路的工作 电流，提高了ＭＯＳ开关管的速度和峰值检测的精度．该电路设计基于ＣＳＭＣ ０．５ ｋｔｍ ＣＭＯＳ 工艺，采用了５ Ｖ单电源，检测精度小于１ ｍＶ，检测电压范围为０～５ Ｖ，整个检测电路的静
孺疆蕞 ‰一Ｖ肋一ｙ删一
＠’
从上式可以看出，当ｔ—ｏ。，Ｖ。一ＶＤＤ—Ｖ措这是 因为当Ｖ。，接近ＶＤＤ—Ｖ丁Ｈ时，ＮＭＯＳ的驱动电压 趋近零，使得对存储电容器ＣＡＰ的充电电流减小 到可以忽略不计．由此可见，ＭＯＳ开关有一个严重
的缺点：如果输入信号的电平接近Ｖ肋，那么由于 ＭＯＳ开关得到的输出信号就不能跟踪输入信号， 其输出信号的最大电压略小于Ｖ肋一、厂州，其中 Ｖ掰与ＭＯＳ开关管的性能及所采用的工艺有关． 实验测得该电路输出的最大电压约为３．６４ Ｖ．而 且该电路直接由开关管控制对存储电容的充电，充 电速度慢，影响了采样的精度，其采样延迟约为１０ 肚ｓ，精度约为１０ ｍＶ．
我们设计了一种高精度轨对轨ＣＭＯＳ峰值检 测电路，适用于甚低频信号的峰值检测．该电路基 于ＣＳＭＣ ０．５肿ｎ ＣＭＯＳ工艺，整体电路功耗低， 其静态电流消耗约为２ ｍＡ；基于信号“先缩小后 放大”的设计机理和存储电容充放电系统，该电路 实现了电压信号轨对轨峰值检测，降低了检测电路 的工作电流，提高了ＭＯＳ采样开关管的速度和峰 值检测的精度；其正常工作频率为０．１ Ｈｚ～１０ ＫＨｚ．因此，该峰值检测电路适用于精度要求高的 甚低频信号峰值检测，如低频冲击信号强度的检 测，水流流动过程瞬间压力变化信号检测等．
态电流消耗为２ ｍＡ，正常工作频率为０．１ Ｈｚ～１０ ＫＨｚ．
关键词：峰值检测；轨对轨；采样；ＣＭＯＳ差动放大器；同相比例运算电路
中图分类号：０４７
文献标识码：Ａ
文章编号：０４９０—６７５６（２００９）０６—１７０２—０７
Ｈｉｇｈ－。ｐｒｅｃｉｓｉｏｎ ｒａｉｌ－·ｔｏ。。ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ
此外，运放失调会影响电路精度，而且该峰值 检测电路的工作频率大概是１０ Ｈｚ～１ ＫＨｚ，这就 大大限制了该峰值检测电路的应用领域． ２．２高精度轨对轨ＣＭＯＳ峰值检测电路原理
高精度轨对轨ＣＭＯＳ峰值检测电路设计基于 上述带反馈的闭环峰值检测电路的基本思想，采用 “先缩小后放大”的方法，即输入电压信号经电阻分 压网络使得信号幅度缩小，再经峰值检测电路检测 信号的峰值，接着将检测到的信号输入到一个同相 比例运算电路放大，恢复原信号幅度，最后输出，从 而完成某个时间段内峰值检测过程．
其基本电路结构如下：
图２ 高精度轨对轨ＣＭＯＳ峰值检测电路原理图 Ｆｉｇ．２ Ｈｉｇｈ—Ｆｒｃｃｉｓｉｏｎ ｒａｉｌ—ｔｏ－ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ
ｃｉｒｃｕｉｔ ｓｃｈｅｍａｔｉｃ ｄｉａｇｒａｍ
由图２可知，高精度轨对轨ＣＭＯＳ峰值检测 电路由电阻分压网络、闭环峰值检测电路、同相 比例运算电路、电容存储器、复位电路构成．其 中：Ｒ。与Ｒ：构成电阻分压结构，使输入电压降 低；Ａｍｐｖｌ可提供对采样一保持电路的快速充放电 电流和使输入信号放大；Ａｍｐｖ２作为电压跟随器， 并引入反馈回路；Ｍ１防止Ｕ。与Ｕ。偏离太远，且 防止Ａｍｐｖｌ进入饱和状态而影响速度以及检测 精确度；Ｍ２是对电容器充电的采样开关管，控制
收稿日期 基金项目 作者简介 通讯作者
２００８·－０９．．２０
ＩⅡＵｌｌ大学首届“大学生创新性实验计划”基金项目重点项目［２００７３ 王开贤（１９８４一），男，海南海１：３人。２００４级，微电子学专业（ＩＣ设计方向）毕业． 邬其荣．Ｅ－ｍａｉｌ：ｗｕｑｉ５＠１６３．ｃｏｉｎ．
万方数据
第６期
王开等：高精度轨对轨ＣＭＯＳ峰值检测电路设计
测［３］、轴承振动噪声的峰值检测［４１等．因此峰值检 测器有着广泛的市场需求，且随着电子产业和信息 产业的不断发展，对信号的采集处理方面的要求愈 加突出，它将发挥愈来愈大的作用．
传统峰值检测电路采用放大器和分立二极管 加电容组成充放电电路，并利用二极管的单向导 通性和电容器的存储作用构成检测电路．但这种峰 值保持电路的线性差、通频带窄，故在很大程度上
导通，Ａｍｐｖｌ的反馈网络Ｍ１，此时，儿＝Ｖ白一 Ｋ，电容器Ｃ保持着电压峰值．
２． ＮＭＯＳ采样开关管［１０］
假设Ｕ。为ｙｈ，Ｕ。为％，那么由图１可知，
由于ＮＭＯＳ开关管的栅极和漏极电位相同，ＭＯＳ 管处于饱和区．在饱和区，漏极电流为：
Ｊ。一百１．￡ｚ。Ｃ。Ｗ（ＶＤＤ一儿一Ｖ州）２（１）
万方数据
四大学学报（自然科学版） Ｊｏｕｒｎａｌ ｏｆ Ｓｉｃｈｕａｎ Ｕｎｉｖｅｒｓｉｔｙ（Ｎａｔｕｒａｌ Ｓｃｉｅｎｃｅ Ｅｄｉｔｉｏｎ）
Ｎｏｖ．２００９ Ｖ０１．４６ Ｎｏ．６
ｄｏｉ：１０３９６９／ｊ．ｉｓｓｎ．０４９０—６７５６．２００９．０６．０２６ ·－．】‘
阈值电压Ｌ，而且当输入信号的峰值小于ｎ时，
二极管将截止，可见此电路不能用于小信号（＜ Ｖ。）的峰值检测，而且二极管开启电压受温度影响 较大．另外，电容Ｃ直接与后续电路相连，易受其 影响引起电荷泄露，保持时间、精度无法保证等．
Ｒ
Ｆｉｇ．１
图１带反馈的闭环峰值检测电路
Ｃｌｏｓｅｄ ｌｏｏｐ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｗｉｔｈ ｆｅｅｄｂａｃｋ
万方数据
第６期
王开等：高精度轨对轨ＣＭＯＳ峰值检测电路设计
当Ｒ，＝Ｒ：时，有：
２峰值检测电路基本原理
峰值检测的基本原理，主要包括信号跟随、信 号保持、信号复位等．即当输入信号ｎ增大时，电 路对其采样，并使输出Ｖ。。能够很好的跟随输入； 当输入信号Ｖ。减小时，电路进入保持阶段，即保持 前一个峰值并输出；当ｎ再次大于此保持电压时， 电路继续跟踪ｙ加进行采样；当复位信号到来时，
儿放电归零，然后开始采样一保持的下一周期．
Ｗ－ＡＮＧ Ｋａｉ—Ｘｉａｎ，ＷＵ Ｑｉ—Ｒｏｎｇ，ＧＡＯ Ｘｉｎ，ＬＩ Ｍｅｉ—Ｇｕａｎｇ，丁ＡＮＧ Ｅｎ—Ｓｏｎｇ
（Ｍｉｃｒｏ－ｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｓｉｃｈｕａｎ Ｋｅｙ Ｌａｂｏｒａｔｏｒｙ，Ｓｃｈｏｏｌ ｏｆ Ｐｈｙｓｉｃａｌ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，Ｓｉｃｈｕａｎ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈｅｎｇｄｕ ６１００６４，Ｃｈｉｎａ）
１７０３
不能适应当今电子产品的发展趋势．在国外，美国 ＡＮＡＬＯＧ ＤＥＶＩＣＥ公司的ＰＫＤ０１峰值检测器［５］ 采用跨导型运算放大器，因而具有响应速度快、线 性好、检测峰值范围宽等特点印］．ＰＫＤ０１代表了目 前国际上峰值检测器相关产品的领先水平，并得以 应用在大量的电子系统中．然而，ＰＫＤ０１峰值检测 器采用ＢＩＣＭＯＳ工艺，双电源，对于大多数单电源 系统造成资源浪费，高达４０美元的价格极大削弱 终端产品的竞争力，而且其主要应用于军事领域． 对比而言，国内虽然对峰值检测系统的研究不断有 所改进，但是已有的峰值检测系统大多采用国外的 芯片搭建电路，缺乏自主创新品牌，如传统的模拟 峰值检测器便以美国ＮＳ公司的采样保持器 ＬＦ３９８Ｈ芯片为核心［７］，即将被测信号经传感器变 为电信号，再经放大器放大、ＬＦ３９８采样／保持后输 出．而且生产工艺大多局限于双极型晶体管，这样 功耗大，成本高，性能差．目前，国内峰值检测的研 究以南开大学提出高频ＣＭＯＳ峰值检测电路方案 为先进代表［８］，该设计基于中芯国际０．３５仁ｍ标 准ＣＭＯＳ工艺，但其主要适用于射频信号和基带 信号的峰值检测，不适合甚低频信号的峰值检测．
Ａｂｓｔｒａｃｔ：Ａ ｈｉｇｈ—ｐｒｅｃｉｓｉｏｎ ｒａｉｌ—ｔｏ—ｒａｉｌ ＣＭＯＳ ｐｅａｋ ｄｅｔｅｃｔｏｒ ｃｉｒｃｕｉｔ ｉｓ ｄｅｓｉｇｎｅｄ．Ｂａｓｅｄ ｏｎ ｔｈａｔ ｔｈｅ ｓｉｇｎａｌ ｉｓ ｚｏｏｍｉｎｇ ｏｕｔ ａｎｄ ｉｎ，ａｎｄ ｔｈａｔ ｔｈｅ ｐｏｗｅｒ ｓｕｐｐｌｙ ｃａｎ ｃｈａｒｇｅ ｔｈｅ ｓｔｏｒａｇｅ ｃａｐａｃｉｔａｎｃｅ ｕｎｄｅｒ ｔｈｅ ｃｏｎｔｒｏｌ ｂｙ ＭＯＳ ｓａｍｐｌｅ ｓｗｉｔｃｈ，ｔｈｅ ｃｉｒｃｕｉｔ ｃｏｕｌｄ ａｃｈｉｅｖｅ ｒａｉｌ—ｔｏ—ｒａｉｌ ｐｅａｋ ｄｅｔｅｃｔｏｒ，ｌｏｗｅｒ ｔｈｅ ｗｏｒｋｉｎｇ ｃｕｒｒｅｎｔ ｏｆ ｔｈｅ ｄｅｔｅｃｔｉｏｎ ｃｉｒｃｕｉｔ，ａｎｄ ｉｍｐｒｏｖｅ ｔｈｅ ｖｅｌｏｃｉｔｙ ｏｆ ＭＯＳ ｓｗｉｔｃｈ ａｎｄ ｔｈｅ ｐｒｅｃｉｓｉｏｎ ｏｆ ｐｅａｋ ｄｅｔｅｃｔｏｒ．Ｔｈｅ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎ ｉｓ ｂａｓｅｄ ｕｐｏｎ ＣＳＭＣ ０．５ ｂｔｍ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，ｕｓｉｎｇ ５ Ｖ ｓｉｎｇｌｅ ｐｏｗｅｒ ｓｕｐｐｌｙ．Ｔｈｅ ｄｅｔｅｃｔｉｏｎ ｐｒｅｃｉｓｉｏｎ ｉｓ ｌｅｓｓ ｔｈａｎ １ ｍＶ，ｔｈｅ ｒａｎｇｅ ｏｆ ｄｅｔｅｃｔｉｏｎ ｖｏｌｔａｇｅ ｉｓ ０～５ Ｖ，ｔｈｅ ｓｔａｔｉｃ ｃｕｒｒｅｎｔ ｄｉｓｓｉｐａｔｉｏｎ ｉｓ ２ ｍＡ，ａｎｄ ｔｈｅ ｎｏｒｍａｌ ｗｏｒｋｉｎｇ ｆｒｅｑｕｅｎｃｙ ｉｓ ０．１ Ｈｚ～１０ Ｋ Ｈｚ． Ｋｅｙ ｗｏｒｄｓ：ｐｅａｋ ｄｅｔｅｃｔｏｒ，Ｒａｉｌ—ｔｏ—Ｒａｉｌ，ｓａｍｐｌｅ，ＣＭＯＳ Ｄｉｆｆｅｒｅｎｔｉａｌ—Ａｍｐｌｉｆｉｅｒ，ｉｎ—ｐｈａｓｅ ｓｃａｌｅ ｏｐｅｒａｔｉｏｎ
精密峰峰值检测电路
精密峰峰值检测电路
精密峰峰值检测电路电原理图如图1所示。
图1 精密峰峰值检测电路
峰值检波的原理
交流信号从TL084引脚3输入，根据运放的虚短法则引脚2具有与引脚3同样的波形；U1B 是电压跟随器，引脚7的电压幅值与电容C1上的电压相同（加一级跟随的作用是用这个跟随器提供电流支持）。
当引脚3的电压大于电容C1电压时，电阻R2上产生压降，电流从左到右。
根据运放的虚断法则引脚2不能提供电流，并且D2反偏也不会导通。
为了维持平衡只有提升R2右端的电压（既是电容C1的电压），这个充电电流从U1A的引脚1经过D1进行。
当引脚3的电压低于电容C1电压时，电阻R2上产生压降，电流从右到左。
根据运放的虚断法则引脚2不能提供电流，则这个电流只有经过D2进入U1A。
由于电压跟随器输出电压与电容C1上的电压相同，二极管D1截止，电容不能导过D1放电，电压得到保护。
电容C1有一个放电电阻R1，RC的放电时间常数τ为100ms，1S后如果没有脉冲过来则放电到电压0V。
峰峰值检测波形如图2所示。
图2 精密峰峰值检测电路工作电压波形。
高精度CMOS峰值保持电路设计
图 9 误差率仿真结果
图 10 版图设计 （ 下转第 990 页，Continued on page 990）
科学出版社，1994． ［4］管兴胤，张子川，刘君红． 精确测量光电倍增管最大
脉冲线性参数的实验研究［J］． 原子能科学技术， 2009，43（ 7） ： 640 － 643．
［5］潘洪波，欧阳晓平，刘德林，等． 新型超快光电辐射 探测器研制［J］，原子能科学技术，2009，43（ 1） ： 81 － 84．
保持电容连接到放大器的正输入端故此时放大器的正输入端电压值大于负输入端电压放大器的输出电压迅速变大当放大器输出电压t大于参考电压时比较器发生翻转从而使d2触发器发生翻转控制开关s1和s2打开开关s3s4及s5闭合
第 31 卷 第 9 期 2011 年 9 月
核电子学与探测技术 Nuclear Electronics ＆ Detection Technology
及 S5 闭合。
图 1 电路整体结构
信号，对 整 个 电 路 进 行 reset，控 制 开 关 S6 闭 合，使保持电容上电压等于 VB （ VB 的大小一般 设置为小于等于输入信号的基线电压值） ，完 成对整个电路的 reset，直至下个有效信号到来 为止。当下个有效信号到来时，促使 D1 触发 器发生 翻 转，断 开 开 关 S6，使 整 个 电 路 进 入 “写”状态。如果两次 CDN 之间到来多个有效 输入信号，该电路只对第一个到来的信号进行 保持，仿真结果如 6 所示。
959
图 5 “读”状态电路时电路简化图
图 7 仿真波形图
图 8 输入、输出幅度对应图
图 6 reset 信号产生时序仿真图
为 5 mV 左右，但误差率降为 1． 2% ，随着输入 信号的进一步增加，误差电压进一步减小，误差 率也相应下降到 1% 之内。当输入信号峰值达 到 3． 1 V 时（ 本电路采用 3． 3 V 电压供电） ，放 大器不能正常工作，电路失效。虽然在小信号 时误差率较大，但我们可以看出在小信号时产 生的误差电压值几乎为一个定值 5 mV 左右， 故我们可以在电路最终应用时对小信号输出电 压进行修正，完全可以使误差率小于 1% 。
峰值检测电路
一、前言峰值检测电路（PKD，Peak Detector）的作用是对输入信号的峰值进行提取，产生输出V o = Vpeak，为了实现这样的目标，电路输出值会一直保持，直到一个新的更大的峰值出现或电路复位。
峰值检测电路在AGC（自动增益控制）电路和传感器最值求取电路中广泛应用，自己平时一般作为程控增益放大器倍数选择的判断依据。
有的同学喜欢用AD637等有效值芯片作为程控增益放大器的判据，主要是因为集成的方便，但个人认为是不合理的，因为有效值和信号的正负峰值并没有必然联系；其次，实际应用中这类芯片太贵了。
当然，像电子设计竞赛是可以的，因为测试信号总是正弦波，方波等。
（本文参加了TI公司的博文比赛，觉得还行的话，希望大家帮顶一下、回复一个，谢谢大家，我会更努力的：-）二、峰值检测电路原理顾名思义，峰值检测器（PKD，Peak Detector）（本文默认以正峰值检测为例）就是要对信号的峰值进行采集并保持。
其效果如下如（MS画图工具绘制）：根据这样的要求，我们可以用一个二极管和电容器组成最简单的峰值检测器。
如下图（T INA TI 7.0绘制）：这时候我们可以选择用面包板搭一个电路，接上信号源示波器观察结果，但在这之前利用仿真软件TINA TI进行简单验证会节省很多时间。
通过简单仿真（输入正弦信号5kHz,2 Vpp），我们发现仅仅一个二极管和电容器组成的峰值检测器可以工作，但性能并不是很理想，对1nF的电容器，100ms后达到稳定的峰值，误差达10%。
而且，由于没有输入输出的缓冲，在实际应用中，电容器中的电荷会被其他部分电路负载消耗，造成峰值检测器无法保持信号峰值电压。
既然要改进，首先要分析不足。
上图检测的误差主要来自与二极管的正向导通电压降，因此我们可以用模电书上说的“超级二极管”代替简单二极管（TINA TI 7.0绘制）：从仿真结果来看，同等测试条件下，检测误差大大减小。
但我们知道，超级二极管有一个缺点，就是Vi从负电压变成正电压的过程中，为了闭合有二极管的负反馈回路，运放要结束负饱和状态，输出电压要从负饱和电压值一直到（Vi+V二极管）。
高精度CMOS峰值保持电路设计
两种工作状态的误差分析
Vi
-
M1
+
Vo
-
+
ZL
Ch
Ch
(a)“写”状态
误差Verror
VGP VO,CM AO
VOFF
1 CMRR
2V1
VDD 2
(b)“读”状态
误差Verror
VIP VO,CM AO
VOFF
1 CMRR
2V1
VDD 2
最终误差 Verror
VO
- VIP
VGP VIP AO
P (VDD VT)2
(1/ 3 1/ 5)
比较器的设计
前置放大
锁存
器
器
自偏置差 分放大器
输出驱动级
比较器仿真波形
版图设计
一通道
二通道
三通道
四通道
偏置 电路
面积： 1280um*1280um 工艺： chrt0.35um CMOS 电源电压：
3.3V 一个通道的功耗： 小于1mW
后仿真结果
谢 谢！
以忽略。
增益为48.8DB
单位增益带宽为70M。
vip
out
vss
电流镜管子大小的选择
• M1管的尺寸需要越小越好，从而减小对输 出精度的影响。
• M0管与电路在“写”状态时环路的稳定性 有关。通过分析可以推算出
W
1
A0,MAX
2VI'MAX L
E (VDD VT)2
C gp Cox
AO,MAX
2VI'MAX L2
VB
• “写”状态: 开关S3, S4 及 S5 打开 ,开关S1 和 S2 闭合。
轨到轨CMOS运算放大器的研究与设计
重废邮虫盍堂亟±论塞簋三童熟到魍￡ＭＱＳ运簋趑太墨的县佳遮让第三章轨到轨ＣＭＯＳ运算放大器的具体设计运放的输入电位通常要求高于负电源某一数值，而低于正电源某一数值。
经过特殊设计的运放可以允许输入电位在从负电源到正电源的整个区间变化，甚至稍微高于正电源或稍微低于负电源也可以。
这种运放称为轨到轨（Ｒａｉｌ—ｔｏ—Ｒａｉｌ）输入运算放大器。
３．１轨到轨运放的输入级设计３．１．１传统的输入级设计通过对差分放大器的直流性质研究我们发现，ＮＭＯＳ差分对管的输入共模电压可以达到电源电压％仃，同时可得ＰＭＯＳ差分对管的共模输入电压可以无限制的接近地电压，上面的直流工作点都可以通过对管子的器件特性的选择来选定。
但是无论如何我们不可能让ＮＭＯＳ差分对管的共模电压接近于地电压，同理，我们也不能让ＰＭＯＳ差分对管的共模电压接近于电源电压％Ｄ，这些是因为器件本身的性质决定的。
于是我们不可能通过只选择其中的任何一个类型的管子而实现共模输入电压达到轨到轨的要求。
然而我们通过上面的分析可以发现，假如两种类型的管子配合着相互使用，于是问题则可以迎刃而解。
如此输入级的共模输入电压范围就可达到运放对输入级电路轨到轨的要求。
通过上面的分析我们得到互补式运算放大器的差分输入电路结构如图３．１所示。
从下图中我们得出：当只有Ｎ／ｄＯＳ差分对导通的时候，Ｎ／ｄＯＳ差分对管Ｍｌ，Ｍ２的输入共模范围为‰一％＋‰；当只有ＰＭＯＳ差分对管处于导通状态的时候，Ｍ３，Ｍ４作为输入级其共模的输入范围为‰一Ｋ，。
＋‰；通过上面的分析我们知道两种差分对管实现了优缺点的互补，我们就完成了共模输入电压范围扩大的目的，此时为坎。
～％。
，如此一来轨到轨输入级结构的大体思路已经成行，我们同时可以计算出可以使这对差分对管正常工作的最小的电源电压，其电压值大小是：‰ｎｌｉｎ＝‰＋‰＋２‰。
上面的式子中‰，％分别是ＰＭＯＳ晶体管和ＮＭｏｓ晶体管的栅源电压；‰是１６尾电流管的饱和电压，这里尾电流管子是采用电流镜技术。
CMOS模拟集成电路设计_ch9运算放大器3——高增益、轨到轨、全差分运放
共模反馈
理想情况：I 7 I 8 I 9 实际：工艺偏差、沟道长度调制 I 7 I8 I9
若I 7 I 8 I 9 VX 、VY 上升，M 5 ~ M 8退出饱和 若I 7 I 8 I 9 VX 、VY 下降，M 1 ~ M 4退出饱和
共模输出电平对器件特性、失配敏感；增益越大，越敏感。 所以全差分的高增益放大器需要共模反馈电路来保障正确的工作电平
高增益运算放大器
辅助放大器的实现方式
高增益运算放大器
VX VGS 3 Vout VGS 3＋Vdsat 2 辅助放大器减小了输出 摆幅
采用PMOS辅助放大器 可以克服这个问题
高增益运算放大器
共源共栅差分对中增益 的提高 (a ) : 使用两个独立的辅助放 大器 (b) : 使用全差分辅助放大器
高增益运算放大器
折叠共源共栅差分放大 器用做辅助放大器 VX 允许的最小电压为 Vdsat 1 Vdsat，不受辅助放大器限制
高增益运算放大器
性能比较
增益 中 中 高 高 摆幅 速度 功耗 噪声 中 高 低 低 中 高 中 高 低 中 中 中 高 中 低 中
套筒式共源共栅 折叠式共源共栅 两极运放 增益提高运放
CMFB的原理结构图
共模检测电路检测出共模电平，与VREF（一般为VDD/2）进行比 较，如果共模电平大于VREF ，则增大尾电流，从而降低共模电 平。如果小于，则相反。即通过负反馈使共模电平稳定在VREF
典型的运放结构和种类 • • • • • 筒套式共源共栅运算放大器 折叠式共源共栅运算放大器 高增益运算放大器 轨对轨运算放大器 全差动运算放大器
轨对轨运算放大器
PMOS、NMOS的输入范围分别在上下轨受限பைடு நூலகம்
高精度测量与控制电路设计
测量技术的发展历程
模拟测量阶段
早期的测量技术主要采用模拟测量方 式，如机械式、电感式等，精度和稳 定性较低。
数字化测量阶段
智能化和网络化测量阶段
现代测量技术正朝着智能化和网络化 方向发展，通过集成传感器、微处理 器、通信等技术，实现远程、实时、 自动测量。
电路设计的优化方法
优化元件选择
根据实际需求选择性能优良、精度高 的元件，是提高电路性能的基础。
布局与布线
合理的布局和布线可以减小信号干扰 和寄生效应，提高电路的稳定性。
电源与接地
稳定的电源和良好的接地是保证电路 正常工作的关键，需充分考虑电源和 接地设计。
仿真与调试
通过仿真软件对电路进行仿真分析， 并在实际制作前进行调试，可以及时 发现并修正设计中的问题。
控制电路的设计方法
确定控制目标
根据实际需求和系统要求，明确控制目 标，如调节温度、压力、速度等。
设计控制电路
根据控制算法和控制目标，设计控制 电路，包括电源电路、信号处理电路
、执行电路等。
选择合适的控制算法
根据控制目标，选择合适的控制算法 ，如PID控制、模糊控制、神经网络 控制等。
测试与调试
完成控制电路设计后，进行测试和调 试，确保控制电路的稳定性和可靠性 。
多功能化测量与控制技术
总结词
多功能化测量与控制技术是指将多种测量和控制功能集成在一个系统中，以实 现更全面的测控应用。
详细描述
多功能化测量与控制技术能够减少系统成本和复杂性，提高测控的可靠性和精 度，适用于环境监测、能源管理、医疗诊断等领域。
一种轨至轨CMOS运算放大器的设计
电了在沟道 表 面的迁 移率 ， ／ ＝２ ７ ｉ ｘ ． 。如果 Ｍ ９的沟道宽长 比设计为 Ｍ１ ２的 ２７倍 ， Ｂ ＝ ． 则 Ｎ Ｂ， 再通过 电流源尾部控 制电路 的作用 ， Ｉ 使 ＝ Ｉ， 那么就可保证输人级工作在第一和第三 区域
２ １ 运放 输入 级 的设计 ．
Ｃ Ｏ 运算放大器的输入输出信号的动态范 围大 Ｍ Ｓ
大减 小 。为 了提 高 运 放 的性 能 ， 大输 入 输 出信 增 号 的动态 范 围 ， 最好 能达 到整 个 电源 电压 范 围 ， 即 轨 到轨 （ ２ Ｒ ｉ—ｔ Ｒ Ｒ： ａ ｌ ｏ—Ｒ ｉ ， 须 对 运 放 的 差 ａ ）必 ｌ 分输 入级 和输 出级 进 行 改 进设 计 。对 于输 入 级 ， 恒跨 导 的 Ｒ Ｒ设计 是研 究 的热 点 ， 现 的方 法 很 ２ 实 多， 比较 常用 的一 种 方 法是 利 用 偏 置 回路来 保 持 尾 电流平 方根 之和 的恒定 。而输 出级 多采 用共 源
因此 ， 由上可 见 整 个 输人 级 的共模 输 人 范 围 在 Ｖ 和Ｖ ∞之 间 。
１ 当共模输人 电压接近负 电源时 ， Ｐ ） 仅 沟输 人对导通 ， 共模输人电压范围为 ：
Ｖ。 ＜Ｖ Ｄ— ｓｔ Ｖｓｐ 。＜Ｖ Ｄ Ｖｄａ— ｇ （） １
其 中， 为共模输人 电压 ， 唧为 Ｐ管的栅 Ｖ Ｖ
维普资讯
第 ２ 第 ３期 ５卷 ２０ ０ ７年 ９月
誉 篥
瓣蒌
Ｖ０ ． ５ Ｎｏ ３ １２ ． Ｓｐ ２０ ｅ ．０ ７
ＪＣ Ｅ Ｉ Ｈ ＮＧＤＩ ＡＮＬＵ ＯＮＧＸＵ Ｔ Ｎ
一
种 轨至 轨 Ｃ Ｓ运算 放 大 器 的设 计 ＭＯ
维普资讯
ห้องสมุดไป่ตู้囊
CMOS全差分轨对轨跨导器的设计及其应用
摘 要随着集成电路技术的发展，电流模式电路的研究设计已经成为国内外微电子、集成电路设计领域的热门前沿课题。
全差分式跨导运算放大器是电流模式电路的一种通用标准集成电路，是模拟系统和数字混合系统的基础。
跨导运放的基础应用有电压比较器和连续时间跨导-电容滤波器等。
本文主要研究设计一种新型全差分轨对轨输入的跨导器，其输入/输出动态范围线性可调节，并应用全差分轨对轨跨导器电路构造电压模式和电流模式的多功能双二阶滤波器。
具体研究内容如下：1、设计了一种新型全差分轨对轨结构且线性范围可调节的CMOS 跨导器电路，全差分电路由主放大器和共模反馈环路电路两部分组成，主放大器是由P型电路和Nμ工型电路的栅极并联组成。
电路是单级结构。
应用Cadence 软件，SMIC0.18m 艺,电源电压为1.8V,仿真结果表明：通过连续调节源级负反馈电阻值（0~30KΩ），单级跨导增益最高值为-69.7dB；输出电流的-3 dB截止带宽最高为396Mhz；输入电压线性范围扩展到±0.7V, 输出电流,与不包含源级负反馈电阻相比，范围增大了约5倍；CMRR为-124dB；PSRR为-62dB；功耗为1.5mW。
2、基于所设计的CMOS全差分轨对轨跨导器电路，分别应用组成电压比较器、电压模式和电流模式的多功能双二阶滤波器、模拟各种功能运算。
功能运算模拟包括全差分式电压模式和全差分式电流模式的加法器和积分器。
所设计的双二阶滤波器可以根据不同的输入端参数，实现低通、高通、带通、带阻四种滤波功能。
并且采用所设计双二阶滤波器并联实现四阶电压模式和电流模式滤波器，使用仿真软件Cadence，验证设计的正确性。
3、设计并绘制了不包含无源电阻的CMOS 全差分轨对轨跨导器的电路版图，其版图通过DRC、LVS、RCX验证，进行后仿真PS。
仿真结果表明：跨导增益、截止带宽均有下降，但基本与前仿真一致。
关键字：轨对轨；CMOS 全差分跨导器；跨导-电容双二阶滤波器；电压比较器AbstractWith the high speed development of integrated circuit, the study and design of current-mode circuit has becoming a popular advanced topic in microelectronics or integrated circuit fields of domestic and overseas. Fully differential operational transconductor amplifier (FD OTA) is a general integrated circuit standard of the current-mode circuit , and it is a basis between analog system and digital mixed system.The applications contain Voltage comparator and continuous time transconductance-capacitance filter.This paper mainly studies a new type transconductor with input of fully differential and rail-to-rail, its input/output dynamic range is linear adjustable, and using the transconductor circuit structure multifunctional Biquad filter of voltage mode and current mode. The main work is summarized as follows:Firstly, a new CMOS fully differential OTA circuit with rail-to-rail input and linear adjustable is designed, The fully differential circuit contains main amplifier and common mode feedback (CMFB)circuit . The main amplifier is both P-type、N-type paralleling gate pole.Circuit is only primary structure. Under the condition of SMIC 0.18 µm process and power voltage of 1.8 V, With Cadence application software, the simulation results show that: single grade transconductance gain is -69.7 dB, output current -3 dB by up to 396 Mhz bandwidth, input linear range expand to ±0.7 V, output current range expand about 5 times without source negative feedback resistance.CMRR for -124 dB, PSRR for -62 dB, and power consumption for 1.5 mW through continuous adjusting source resistance (0 to 30 KΩ ).Secondly, based on the design of the CMOS fully differential OTA circuit, a voltage comparator and voltage mode / current mode fully differential multifunctional Biquad filters are designed ,and all sorts of function operation analog respectively. Analog include adder and integrator with voltage mode fully differential and current mode fully differential. According to the input parameters, the Biquad filter can realize low-pass, high-pass, band-pass, band resistance four functions. The voltage mode and current mode four order filters are designed by the Biquad filter, and the validity of the design is verified with Cadencesoft.Thirdly, a CMOS fully differential OTA circuit layout is designed and mapped without source negative feedback resistance. And the layout is through the DRC, LVS, RCX verification, post simulation (PS). The simulation results show that: the overall performance of PS is consistent with the former simulation except for a slight decrease of transconductance gain, the -3dB bandwidth and linear range.Key words: rail-to-rail; CMOS fully differential OTA; transconductance-capacitance Biquad filter; voltage comparator目 录摘 要I Abstract II 第一章 绪论1§1.1引言 (1)§1.1.1模拟集成跨导放大器概述 (1)§1.1.2 研究目的和意义 (1)§1.2国内外研究现状 (2)§1.3本论文内容安排 (3)第二章 全差分跨导运算放大器基本原理及其非线性分析4§2.1 全差分跨导运算放大器理论 (4)§2.1.1全差分跨导运算放大器符号表示 (4)§2.1.2全差分跨导运算放大器结构框图 (5)§2.2 全差分电路的线性化技术 (7)§2.3全差分结构和伪差分结构比较 (9)§2.4 本章小结 (10)第三章 新型线性可调节FD OTA设计关键技术与仿真实现11§3.1 FD OTA电路总体结构设计 (11)§3.1.1轨对轨交叉耦合差动式CMOS输入级 (11)§3.1.2电路中使用的电流镜 (13)§3.2 电路中使用的共模反馈电路 (17)§3.3电路中使用的电压偏置电路 (18)§3.4主跨导器电路的设计和分析 (18)§3.5 CMOS FD OTA电路仿真验证 (22)§3.6 本章小结 (27)第四章 全集成 CMOS FD OTA的应用28§4.1电压比较器 (28)§4.1.1电压比较器的简单介绍 (28)§4.1.2 CMOS FD OTA模块构成的电压比较器 (28)§4.2全差分连续时间CMOS双二阶滤波器 (29)§4.2.1双二阶滤波器 (29)§4.2.2跨导-电容连续时间滤波器的设计方法 (30)§4.3跨导-电容模块的功能模拟 (31)§4.3.1全差分积分器简单介绍 (31)§4.3.2全差分跨导器模拟电阻 (32)§4.3.3全差分电压模式和电流模式的加法器 (32)§4.3.4全差分电压模式和电流模式的积分器 (33)§4.4双二阶CMOS FD OTA-C连续时间滤波器的设计 (35)§4.4.1电压模式双二阶CMOS FD OTA-C滤波器的设计和分析 (35)§4.4.2电压模式双二阶CMOS FD OTA-C滤波器的仿真验证 (36)§4.4.3电流模式双二阶CMOS FD OTA-C滤波器的设计和分析 (37)§4.4.4电流模式双二阶CMOS FD OTA-C滤波器的仿真验证 (38)§4.5四阶CMOS FD OTA-C连续时间滤波器的设计 (39)§4.5.1 电压模式四阶CMOS FD OTA-C滤波器的设计电路和仿真 (39)§4.5.2 电流模式四阶CMOS FD OTA-C滤波器的设计电路和仿真 (40)§4.6本章小结 (41)第五章 基准源的设计和仿真42§5.1基准源的分类和特点 (42)§5.1.1带隙电压基准 (42)§5.1.2带隙电流基准 (44)§5.2电路中使用的基准电流源设计和仿真 (46)§5.2.1 带隙基准电流电路的工作原理 (46)§5.2.2电路分析 (47)§5.2.3电路仿真 (47)§5.3本章小结 (49)第六章 电路版图设计、验证和后仿真50§6.1模拟电路版图设计步骤 (50)§6.2版图设计中的注意事项 (50)§6.3电路版图设计和后仿真实现全过程 (51)§6.4本章小结 (53)第七章 总结与展望55§7.1 总结 (55)§7.2 展望 (55)参考文献57致 谢60作者在攻读硕士期间主要研究成果61第一章绪论第一章 绪论§1.1引言电流模式设计方法是近几十年的重大发现和未来模拟集成电路发展的新阶段。
cmos峰值检测电路的研究背景和意义
cmos峰值检测电路的研究背景和意义摘要：一、研究背景1.峰值检测电路的应用需求2.国内外研究现状二、研究意义1.提高检测精度2.降低系统成本3.简化电路设计4.拓展应用领域正文：随着科技的不断发展，峰值检测电路在众多领域中发挥着越来越重要的作用。
研究背景和意义如下：一、研究背景1.峰值检测电路的应用需求在现代电子系统中，信号的处理和分析至关重要。
峰值检测电路作为信号处理环节中的一环，对于后续信号处理和分析的结果具有重大影响。
在很多应用场景中，如通信、测量、控制等领域，都需要对信号的峰值进行准确检测。
因此，研究一种高性能、低成本的峰值检测电路具有实际意义。
2.国内外研究现状近年来，国内外学者对峰值检测电路的研究不断深入。
在电路拓扑结构、检测算法等方面取得了一定的成果。
然而，现有的峰值检测电路仍然存在一定的局限性，如检测精度不高、抗干扰能力差、电路复杂等问题。
为了解决这些问题，有必要进一步研究新型峰值检测电路。
二、研究意义1.提高检测精度研究新型峰值检测电路有助于提高检测精度。
通过优化电路设计和检测算法，可以使检测结果更加准确，从而提高整个系统的性能。
2.降低系统成本新型峰值检测电路应具有较低的成本。
通过采用简化的电路结构和元器件，可以降低电路制造成本。
此外，低成本的峰值检测电路有助于降低整个系统的成本，提高市场竞争力。
3.简化电路设计研究新型峰值检测电路可以简化电路设计。
通过创新性的电路拓扑结构和模块化设计，可以减少电路中的相互影响，提高电路的可靠性。
4.拓展应用领域新型峰值检测电路的应用前景广阔。
不仅可以应用于传统的通信、测量、控制等领域，还可以拓展到新兴领域，如物联网、生物医学等。
这将有助于推动我国电子产业的发展。
总之，研究cmos峰值检测电路具有重要的理论和实际意义。