专用集成电路设计复习
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章 概论
❖ 1.1.4、摩尔定律 一个有关集成电路发展趋势的著名预言。
➢ 1960年， 美国Intel公司创始人之一
G.Moore博士预言集成电路的发展遵循
指数规律。1965年，在《电子学杂志》
发表
Gordon E.Moore 博士-1965年
“摩尔定律”可以简述为：每18个月，同一面积芯片上
可以集成的晶体管数量将翻一番，而价格下降一半。
➢ 设计周期短、正确率高； ➢ 硅片面积小、 特征尺寸小； ➢ 可测性好； ➢ 速度快； ➢ 低功耗（低电压）； ➢ 低成本。
3 2020/3/2
第一章 概论
1.2.1 、关于“速度”
芯片的工作速度用芯片的最大延迟时间表示，延迟时间Tpd表 示为：
Tpd
Tpdo
U DD
Cw Cg Ip
（1-1）
成品率×每个大圆片芯片数 N y n
降低成本， 必须采取以下措施： ➢ 批量要大， 总产量大， 则第一项就可忽略，成本降低； ➢ 提高成品率； ➢ 提高每个大圆片上的芯片数，要尽量缩小芯片尺寸(面积)。
11 2020/3/2
第一章 概论
成本与芯片面积几乎是2～3 次方的比例关系， 要减小芯片面积，需要：
式中：T pdo ——晶体管本征延迟时间； Cg ——扇出栅电容(负载电容)； Ip ——晶体管峰值电流。
UDD ——最大电源电压； Cw ——内连线电容；
4 2020/3/2
第一章 概论
1.2.2、关于“功耗”
芯片的功耗与电压、 电流大小有关， 与器件类 型、 电路型式也关系密切。
就MOS集成电路而言， 有NMOS电路、 PMOS 电路和CMOS电路之分。
13 2020/3/2
按生产目的分
通用集成电路(如CPU、 存储器等) 专用集成电路(ASIC)
按实现方法分
全定制方法 半定制方法 可编程逻辑器件
半定制集成电路
有通道门阵列 门阵列 无通道门阵列（门海）
标准单元
积木块 14 2020/3/2
2.4.2 MOS电容
一个接有负载的MOS逻辑门输出端的总的 负载电容包括三部分：
第一章 概论
2、无比电路
UDD
DD
Ui
V2
Uo
Ui
V1
UDD
Rp (b) 、 CMOS反相器 Ui=0，Uo=UDD；
Uo＝UDD Ui=1，Uo=0。
Rn
(b)
一管导通必有另一管截止， 输出电平不 分压( UOH= UDD)的电路称为“无比电路”。
7 2020/3/2
第一章 概论
3、功耗分类
（1）、静态功耗：指电路停留在一种状态时的功耗。
(1 - 4)
式中： Co ——晶体管输出电容； f ——信号频率
➢ 工作频率越高、各种电容越大、电源电压越高，功耗越大。 ➢ 功耗和电源电压平方成正比，减小电压对减小功耗有重大意义。 ➢ 减小各种电容（减小器件尺寸、缩短连线长度）,减小功耗。
9 2020/3/2
3、速度功耗积
引入“速度功耗积”来表示速度与功耗的关系。
用信号周期表示速度， 则速度功耗积为：
1 f
Pd
1 f
fCU
2 DD
CU
2 DD
(1 - 5)
电源电压和电路电容一定时，速度与功耗成正比。
10 2020/3/2
第一章 概论
1.2.3、关于“价格”-----成本
集成芯片的成本计算公式：
CT 设计成本
总产量
每个大圆片加工成本 +
CD Cp
5 2020/3/2
第一章 概论 1、有比电路
UDD
UDD
(a)、 NMOS反相器 UDD
V2
Rn2
Ui=0，Uo=UDD； V2
Uo
Ip
Ui=1，Uo是分压的结果。
Uo
Rn1 Rn1 Rn2
U DD
Ui
Uo
Ui
V1
Rn1
V1
(a)
(b)
这种电路称之为“有比电路”。有比电路有静态电流流过。
6 2020/3/2
漏极 CDB
CGD G
CGS
CDB
D
衬底
S CSB
CGB
(a)
(b)
(a) 寄生电容示意图； (b) 寄生电容电路符号示意图
栅极电容由三部分组成：CG=CGS+CGD+CGB
16 2020/3/2
3.1.3 MOS管常用符号
NMOS D
P MOS S
NMOS D
G
G
G
B
B
BG
S (a)
NMOS D
➢ 有比电路的静态功耗为：
PdQ =ＩP×UDD
➢ 无比电路的静态功耗为：
PdQ =0
(1 - 2) (1 - 3)
8 2020/3/2
第一章 概论
（2）、动态功耗：动态功耗指电路在两种状态(“0”和
“1”)转换时对电路电容充放电所消耗的功率。
无比电路的动态功耗为：
Pd =f (Cg +Cw +Co )U2DD
1 2020/3/2
❖ 1.1.3、集成电路发展的特点
特征尺寸越来越小 ； 芯片尺寸越来越大； 单片上的晶体管数越来越多； 时钟速度越来越快； 电源电压越来越低 （<1.0V）； 布线层数越来越多 ； 输入/输出(I/O)引脚越来越多。
2 2020/3/2
第一章 概论
1.2 专用集成电路设计要求
➢ PMOS的导通现象类似于NMOS，但其所有的极性都是相反
的。栅源电压足够“负”，在氧化层和N 衬底表面就会形成
一个由空穴组成的反型层。 iD
NMOS
UTHP
－uGS
uGSБайду номын сангаас
O
UTHN
P MOS
－ Di
图3 - 5 MOS管的转移特性
18 2020/3/2
➢优化逻辑设计；
➢优化电路设计； ➢优化器件设计； ➢优化版图设计。
图1 - 4 大圆片上的芯片
12 2020/3/2
1.3 集成电路的分类
➢电路的功能 （数字、模拟、数模混合） ➢规模（集成度） ➢结构形式和材料 （单片、膜） ➢有源器件及工艺类型（双极、MOS、BiMOS） ➢生产目的和实现方法
D
P MOS S
S (b)
NMOS D
P MOS S
B
D P MOS
S
G
G
G
G
S
D
S
(c)
(d)
图3 - 4 MOS管常用符号
2020/3/2
D
17
3.2.1 MOS管的转移特性
➢ 图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移
特性， 其中UTHN(UTHP)为开启电压， 即阈值电压。
(1) 栅极电容：与该逻辑门输出端相连各管的 输入电容。
(2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。
(3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。
15 2020/3/2
➢ MOS器件中完整的寄生电容如下图：
沟道
CG S
源极
CSB
栅极
CGB CGD
耗 尽层
衬底
栅 氧化 层
❖ 1.1.4、摩尔定律 一个有关集成电路发展趋势的著名预言。
➢ 1960年， 美国Intel公司创始人之一
G.Moore博士预言集成电路的发展遵循
指数规律。1965年，在《电子学杂志》
发表
Gordon E.Moore 博士-1965年
“摩尔定律”可以简述为：每18个月，同一面积芯片上
可以集成的晶体管数量将翻一番，而价格下降一半。
➢ 设计周期短、正确率高； ➢ 硅片面积小、 特征尺寸小； ➢ 可测性好； ➢ 速度快； ➢ 低功耗（低电压）； ➢ 低成本。
3 2020/3/2
第一章 概论
1.2.1 、关于“速度”
芯片的工作速度用芯片的最大延迟时间表示，延迟时间Tpd表 示为：
Tpd
Tpdo
U DD
Cw Cg Ip
（1-1）
成品率×每个大圆片芯片数 N y n
降低成本， 必须采取以下措施： ➢ 批量要大， 总产量大， 则第一项就可忽略，成本降低； ➢ 提高成品率； ➢ 提高每个大圆片上的芯片数，要尽量缩小芯片尺寸(面积)。
11 2020/3/2
第一章 概论
成本与芯片面积几乎是2～3 次方的比例关系， 要减小芯片面积，需要：
式中：T pdo ——晶体管本征延迟时间； Cg ——扇出栅电容(负载电容)； Ip ——晶体管峰值电流。
UDD ——最大电源电压； Cw ——内连线电容；
4 2020/3/2
第一章 概论
1.2.2、关于“功耗”
芯片的功耗与电压、 电流大小有关， 与器件类 型、 电路型式也关系密切。
就MOS集成电路而言， 有NMOS电路、 PMOS 电路和CMOS电路之分。
13 2020/3/2
按生产目的分
通用集成电路(如CPU、 存储器等) 专用集成电路(ASIC)
按实现方法分
全定制方法 半定制方法 可编程逻辑器件
半定制集成电路
有通道门阵列 门阵列 无通道门阵列（门海）
标准单元
积木块 14 2020/3/2
2.4.2 MOS电容
一个接有负载的MOS逻辑门输出端的总的 负载电容包括三部分：
第一章 概论
2、无比电路
UDD
DD
Ui
V2
Uo
Ui
V1
UDD
Rp (b) 、 CMOS反相器 Ui=0，Uo=UDD；
Uo＝UDD Ui=1，Uo=0。
Rn
(b)
一管导通必有另一管截止， 输出电平不 分压( UOH= UDD)的电路称为“无比电路”。
7 2020/3/2
第一章 概论
3、功耗分类
（1）、静态功耗：指电路停留在一种状态时的功耗。
(1 - 4)
式中： Co ——晶体管输出电容； f ——信号频率
➢ 工作频率越高、各种电容越大、电源电压越高，功耗越大。 ➢ 功耗和电源电压平方成正比，减小电压对减小功耗有重大意义。 ➢ 减小各种电容（减小器件尺寸、缩短连线长度）,减小功耗。
9 2020/3/2
3、速度功耗积
引入“速度功耗积”来表示速度与功耗的关系。
用信号周期表示速度， 则速度功耗积为：
1 f
Pd
1 f
fCU
2 DD
CU
2 DD
(1 - 5)
电源电压和电路电容一定时，速度与功耗成正比。
10 2020/3/2
第一章 概论
1.2.3、关于“价格”-----成本
集成芯片的成本计算公式：
CT 设计成本
总产量
每个大圆片加工成本 +
CD Cp
5 2020/3/2
第一章 概论 1、有比电路
UDD
UDD
(a)、 NMOS反相器 UDD
V2
Rn2
Ui=0，Uo=UDD； V2
Uo
Ip
Ui=1，Uo是分压的结果。
Uo
Rn1 Rn1 Rn2
U DD
Ui
Uo
Ui
V1
Rn1
V1
(a)
(b)
这种电路称之为“有比电路”。有比电路有静态电流流过。
6 2020/3/2
漏极 CDB
CGD G
CGS
CDB
D
衬底
S CSB
CGB
(a)
(b)
(a) 寄生电容示意图； (b) 寄生电容电路符号示意图
栅极电容由三部分组成：CG=CGS+CGD+CGB
16 2020/3/2
3.1.3 MOS管常用符号
NMOS D
P MOS S
NMOS D
G
G
G
B
B
BG
S (a)
NMOS D
➢ 有比电路的静态功耗为：
PdQ =ＩP×UDD
➢ 无比电路的静态功耗为：
PdQ =0
(1 - 2) (1 - 3)
8 2020/3/2
第一章 概论
（2）、动态功耗：动态功耗指电路在两种状态(“0”和
“1”)转换时对电路电容充放电所消耗的功率。
无比电路的动态功耗为：
Pd =f (Cg +Cw +Co )U2DD
1 2020/3/2
❖ 1.1.3、集成电路发展的特点
特征尺寸越来越小 ； 芯片尺寸越来越大； 单片上的晶体管数越来越多； 时钟速度越来越快； 电源电压越来越低 （<1.0V）； 布线层数越来越多 ； 输入/输出(I/O)引脚越来越多。
2 2020/3/2
第一章 概论
1.2 专用集成电路设计要求
➢ PMOS的导通现象类似于NMOS，但其所有的极性都是相反
的。栅源电压足够“负”，在氧化层和N 衬底表面就会形成
一个由空穴组成的反型层。 iD
NMOS
UTHP
－uGS
uGSБайду номын сангаас
O
UTHN
P MOS
－ Di
图3 - 5 MOS管的转移特性
18 2020/3/2
➢优化逻辑设计；
➢优化电路设计； ➢优化器件设计； ➢优化版图设计。
图1 - 4 大圆片上的芯片
12 2020/3/2
1.3 集成电路的分类
➢电路的功能 （数字、模拟、数模混合） ➢规模（集成度） ➢结构形式和材料 （单片、膜） ➢有源器件及工艺类型（双极、MOS、BiMOS） ➢生产目的和实现方法
D
P MOS S
S (b)
NMOS D
P MOS S
B
D P MOS
S
G
G
G
G
S
D
S
(c)
(d)
图3 - 4 MOS管常用符号
2020/3/2
D
17
3.2.1 MOS管的转移特性
➢ 图3-5给出增强型NMOS管和PMOS管工作在恒流区的转移
特性， 其中UTHN(UTHP)为开启电压， 即阈值电压。
(1) 栅极电容：与该逻辑门输出端相连各管的 输入电容。
(2) 扩散区电容：与该逻辑门输出端相连的 漏区电容。
(3) 布线电容：该逻辑门输出端连到其它各门 的连线形成的电容。
15 2020/3/2
➢ MOS器件中完整的寄生电容如下图：
沟道
CG S
源极
CSB
栅极
CGB CGD
耗 尽层
衬底
栅 氧化 层