锁相论文-双环频率合成器
《锁相技术》课程结业论文
题目双环锁相频率合成器电路设计
院系名称：信息科学与工程学院
专业班级：电子信息工程10级3班
学生姓名：***
学号： ************ 授课教师：***
2013 年 6 月28 日
摘要
随着电子技术的不断发展,人们对频率源的要求越来越高,频率合成技术也跟着不断发展, 本文介绍了双环锁相频率合成器的基本原理以及应用。
本文主要从五个方面介绍了频率合成器及应用。
首先讲述了频率合成器的概念；其次介绍了频率合成技术的一些分类、主要指标、基本方法；接着介绍了锁相环路的原理，基本环路方程，以及锁相环工作过程和线性分析；最后介绍了频率合成技术的重要应用:直接数字式频率合成（DDS）技术。
关键词：频率合成锁相环路双环锁相频率合成器DDS
目次
第一章引言 (3)
第二章频率合成基本原理 (4)
2.1 频率合成概念 (4)
2.2 频率合成器及其技术指标 (4)
2.2.1 频率范围 (4)
2.2.2 频率间隔（频率分辨率） (5)
2.2.3 频率转换时间 (5)
2.3 频率合成器的类型 (5)
2.3.1 直接式频率合成器（DS） (5)
2.3.2 间接式频率合成器（IS） (5)
2.3.3 直接数字式频率合成器（DDS） (7)
第三章锁相环路的基本工作原理 (8)
3.1 锁相环原理 (8)
3.2 基本环路方程 (9)
3.2.1 鉴相器 (9)
3.2.2 环路滤波器 (10)
3.2.3 压控振荡器 (11)
3.3 环路相位模型和基本方程 (12)
3.4 锁相环工作过程的定性分析 (13)
3.4.1 锁定状态 (13)
3.4.2 跟踪过程 (13)
3.4.3 失锁状态 (14)
3.4.4 捕获过程 (14)
3.5 锁相环路的线性分析 (14)
第四章双环锁相频率合成器工作原理 (16)
4.1 双环锁相频率合成器原理 (16)
4.2 双环锁相频率合成器的仿真原理图 (16)
第五章频率合成器的应用 (20)
5.1 直接数字式频率合成（DDS）技术 (20)
5.1.1直接数字式频率合成器（DDS）简介 (20)
5.1.2 直接数字频率合成的基本原理 (20)
5.1.3 DDS技术与传统的频率合成相比有如下优点 (21)
第六章结束语 (24)
参考文献 (25)。
LMX2336锁相环频率合成器电路的设计及编程应用
ｎｄ ａ ＶＣＯ ｃ ｉ ｒ ｃ ｕ ｉ ｔ ｂ ａ ｓ ｅ ｄ ｏ ｎ Ｌ ＭＸ ２ ３ ３ ６ ｉ ｓ ｇ ｉ ｖ ｅ ｎ ．Ｔ ｈ ｅ ｗａ ｙ ｕ ｓ ｉ ｎ ｇ Ｈｏ ｔ ｅ ｌ ｋ ｐ ｒ ｏ ｒａ ｇ ｍ ｍｉ ｎ ｇ ｍｉ ｃ ｒ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ ｌ ｅ ｒ ＨＴ ９ ８ Ｒ ０ ６ ８ ｔ ｏ ｃ ｏ ｎ ｔ ｒ ｏ ｌ
不 可 比拟 的 。Ｌ Ｍ Ｘ ２ ３ ３ ６就 是这 样 一款 符合 设 计应 用
干扰 ， 产 生频率 稳 定度 高 的射 频 载波 ， 在 通信 传 输 中
【 摘
要】在无线 电收发设备 中， 锁相 频率合成器 电路是其不 可或缺 的组成部分。首先介绍 了美 国国家半导体公 司
生产 的低功耗 双 通 道 频率 合 成 器 Ｌ ＭＸ ２ ３ ３ ６ 的 内部 结 构 ， 然 后在 深 入研 究其 应 用 特 点 的基 础 上 ， 给 出 了基 于 Ｌ Ｍ Ｘ ２ ３ ３ ６的外 围滤波器 和 Ｖ Ｃ Ｏ电路 的设 计， 以及利用合 泰单 片机 Ｈ Ｔ ９ ８ Ｒ ０ ６ ８编 程控制 Ｌ ＭＸ ２ ３ ３ ６来 达到调 整 Ｖ Ｃ Ｏ
锁相环路频率合成器的工作原理
锁相环路频率合成器的工作原理锁相环路频率合成器的工作原理锁相环路频率合成器是一种能够生成稳定高精度时钟信号的电路，广泛应用于通信、电子测量、控制系统等领域。
下面将介绍它的工作原理。
一、引言在很多电子系统中，需要使用时钟信号来同步各个部件的操作。
而这些部件的时钟信号源可能存在波动或漂移，导致同步出现偏差。
所以需要一种能够生成稳定的时钟信号的电路，锁相环路频率合成器应运而生。
二、基本结构锁相环路频率合成器由相频检测器、环形滤波器、控制电压生成器、数字频率分频器和参考振荡器组成。
1、相频检测器的作用是将参考信号与输出信号进行比较，得出它们之间的相位差或频率差。
2、环形滤波器的作用是对相频检测器输出的误差信号进行滤波。
3、控制电压生成器的作用是将滤波器的输出误差信号转化为控制电压，来调整和控制输出信号的频率或相位差。
4、数字频率分频器的作用是将输出信号分频，即降低频率。
5、参考振荡器的作用是提供一个稳定的参考信号。
三、工作原理锁相环路频率合成器的工作原理分为两个阶段：捕获和锁定。
在捕获阶段，锁相环路频率合成器控制电压的输出不断改变以使输出频率趋近于参考信号频率，同时，环形滤波器将误差信号滤波，保证输出稳定，从而实现捕获参考信号的频率。
在锁定阶段，锁相环路频率合成器控制电压的输出基本不变，但仍会根据环形滤波器的输出误差信号进行微调，使得参考信号与输出信号的相位差和频率差最小，实现锁相。
四、应用实例锁相环路频率合成器广泛应用于各种电子系统中，如：1、数字通信中的时钟恢复电路。
2、多频段合成天线接收器中的频率转换器。
3、控制系统中的精密时序控制器。
4、频率合成器中的同步产生电路。
五、总结锁相环路频率合成器是一种能够生成稳定高精度时钟信号的电路，由相频检测器、环形滤波器、控制电压生成器、数字频率分频器和参考振荡器组成。
它的工作原理分为捕获阶段和锁定阶段，并广泛应用于通信、电子测量、控制系统等领域。
锁相频率合成器的设计
目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。
通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。
本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。
关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
图2-1显示了最基本的锁相环方框图。
它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。
设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着通信技术的飞速发展，频率合成器作为电子系统中的关键部件，其性能和稳定性直接影响到整个系统的性能。
本文将详细介绍一种基于FPGA（现场可编程门阵列）的PLL（锁相环）+DDS（直接数字合成器）的频率合成器，并对其设计原理、实现方法及性能优势进行深入探讨。
二、PLL+DDS频率合成器的工作原理PLL+DDS频率合成器通过将PLL与DDS结合，利用两者的优势来达到高精度、高稳定性的频率输出。
PLL模块主要负责跟踪和生成参考频率，而DDS模块则能够快速生成多种频率的波形。
FPGA作为核心控制器，负责协调PLL和DDS模块的工作，实现频率的合成和输出。
三、设计实现1. 硬件设计在硬件设计方面，PLL+DDS频率合成器主要包含FPGA、PLL模块、DDS模块以及输出电路等部分。
其中，FPGA作为核心控制器，负责协调整个系统的运行。
PLL模块采用高精度的锁相环电路，以实现稳定的参考频率输出。
DDS模块则采用数字方式生成多种频率的波形。
2. 软件设计在软件设计方面，需要编写FPGA的程序代码来实现对PLL 和DDS模块的控制。
通过配置FPGA的IO口，实现对PLL和DDS模块的驱动和控制。
同时，还需要编写相应的算法程序，以实现频率的合成和输出。
四、性能优势基于FPGA的PLL+DDS频率合成器具有以下优势：1. 高精度：PLL和DDS的结合使得频率合成器具有高精度的频率输出。
2. 高稳定性：通过PLL模块的锁相环电路，可以实现稳定的参考频率输出，从而提高整个系统的稳定性。
3. 快速响应：DDS模块采用数字方式生成波形，具有快速响应的特点，可以快速调整输出频率。
4. 灵活性：FPGA的可编程性使得频率合成器具有很高的灵活性，可以方便地实现多种功能的扩展和升级。
五、应用领域基于FPGA的PLL+DDS频率合成器在通信、雷达、电子测量等领域具有广泛的应用。
例如，在通信系统中，它可以为基站提供稳定的射频信号；在雷达系统中，它可以为雷达提供精确的扫描频率；在电子测量领域，它可以用于信号源的生成和测试等。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
锁相式频率合成器的设计与改进
电讯 技 术
Ｔ ｌｃ ｍｍｕ ｉａｉｎ Ｅｎ ｉｅ ｎｎ ｅｅ ｏ ｎｃ ｔ ｇｎ ｅ ｇ ｏ
Ｖｏ ． Ｏ Ｎｏ． １５ ７
Ｊ１ ０ ０ ｕ ．２ １
文章 编号 ：０ １ ９ Ｘ ２ １ ）７—０ １ ０ １０ —８ ３ （０ ００ １０— ５
ｉ ａ ｈ ｒ ａ ０ ｓ ｙ ｕ ｉｇｇ ｉ — ｏ ｔ ｌ ｂｅ ａ ｌ ｅ ｉ ｕｔｉ ｕｐ ｔ ｏ ｔ ｈ ｒ ｂｅ ｔａ ｅ ｉ ｔ ｓ ｆ ｓ ｓ ｓ ｏ ｔ ８ ｎ ．Ｂ ｓ ａｎ ｃ ｎｒ ｌ ｌ ｍｐ ｉ ｒｃ ｃ ｉ ｎ ｏ ｔｕ ｒ ，ｔｅ ｐ ｏ ｌｍ ｈ ｔｔ ｎｅ ｉ ｏ ｓ ｎ ｏａ ｉ ｆ ｒ ｐ ｈ ｎ ｔ ｙ
锁相 式频 率 合 成 器 的 设 计 与 改 进
马 宇 飞 ， 署 坚 李
（ 北京航空航天大学 电子信息工程学 院 ， 北京 １０９ ） ０ １１
摘 要 ： 对 目前的锁 相式频 率合 成 器分辨 能力 不 高和频 率转换 时间较 长 的 问题 ， 用 Ｄ Ｓ Ｐ Ｌ组 针 采 Ｄ／Ｌ 合式 频率合 成 器 ， 号频 率 的转换 时 间最短 可达到 ８ ｓ 在输 出前 端采 用 增益 可 控放 大 电路 ， 信 ０ｎ ； 有效
相式频率合成器 的设计方 法， 能有效提高输 出信号
的频 率分辨 能力 和 转换 时 间 ； 且 在 输 出端 提 出一 并
解决 了信号输出强度随着频率升高而不断衰减的问题 ， 使输出信号幅度稳定在 １ ． 间。详 ～１０ ｖ之 ５
细论 述 了 系统 的总体 结构 、 软硬 件 结构 ， 并给 出了实验 测 试结果 。 关键词 ： 率合成 器 ； 相环 ； 频 锁 信号发 生 器 ； 增益 可控放 大器 中图分 类号 ：Ｎ ４ ． Ｔ ７２２ 文献 标识码 ： Ａ ｄｉ１ ．９ ９ ｊｉ ｎ １０ —８ ３ ．０ ０ ０ ．２ ｏ：０ ３ ６ ／ ． ｓ ．０ １ ９ ｘ２ １ ．７ ０ ３ ｓ
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
锁相环频率合成器的发展及应用
１１ 模拟 锁相 环频 率合 成器 ．全
第 一块 锁相 环频 率合 成器 是在 １６ 年左右 出 ９５
现 的 ，这种锁 相 环是 一个 全模拟 锁 相环 。鉴相器 是
一
个 四象 限正交 模拟 乘法 器 ，环 路滤 波器 是无源 或
有源 ＲＣ滤波 器 ，压控 振 荡器产 生锁 相环 的输 出信
中图分 类号 ：Ｔ ４ Ｎ７ 文献标 识码 ：Ａ
Ｄｅ ｅｏ ｍ ｅ ｔａ ｄＡｐ ｉａｉ ｎｏ ｅＰＬＬ ｒ ｑ ｅ ｙ Ｓ ｎ ｈ ｓｚ ｒ ｖ ｌｐ ｎ ｎ ｐｌｃ ｔｏ ｆｔ ｈ Ｆ ｅ ｕ ｎｃ ｙ ｔ ｅ ｉｅ
Ｌ Ｄａ ｇｅ ｇ Ｉ ｎ ｆｎ
Ａ ｂｓ ｒ ｃ ： Ｐ ｒｑ ｅ ｃ ｙ ｔｅｉｅ ａ ｈ ｂｏ ｄ ａ ｐｉａｉｎ ｉ ｍｏ ｅ ｅｅｔｏ ｉ ｃ ｍｍｕ ｉａｉｎ ｙ ｔｍ ｓ ｔ ｔ ａ ｔ ＬＬ Ｆ ｅ ｕ ｎ ｙ Ｓ ｎｈ ｓｚ ｒ ｈ ｓｔ ｅ ｒ ａ ｐ ｌ ｔ ｓ ｎ ｃ ｏ ｄ ｍ ｌｃｒ ｎｃ ｏ ｎｃｔｏ ｓ ｓｅ ，ｉ ｓ
２１ ０ ０年 １ ２月第 ６期
现 代 导 航
锁相环频率合成器 的发展及应用
李党锋
（ 国 电子 科 技 集 团 公 司 第 二 十 研 究 所 ，西安 ７０ ６ ） 中 １０ ８
摘
要：锁相环频率合成器在现代 电子通信 系统 中有着广泛的应用。本文主要介绍 了锁相环
频率 合成 器 的发展 历程 ，各 阶段 的 工作 原 理 ，并描 述 了一个锁 相环 频 率合 成器 的应 用 实例 。 关键 词 ：锁相 环 ；频 率合成 器；小数 分频
频 率 合 成 器 一般 分 为直 接 模 拟 式 频 率 合 成 器 （ ＡＳ 、间接锁 相环 （Ｌ ） 率合 成器 和直 接数 字 Ｄ ） Ｐ Ｌ频 式频 率 合 成 器 （ ＤＤＳ 三种 基 本 类 型 。锁 相 环（ Ｌ ） ） Ｐ Ｌ 频率合 成器 具有 频率 稳定 性高 ，相位 噪声低 、体 积 小 、功 耗低 ， 电路 结构 简单 ，易 于集 成等优 点 ，因
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
锁相环及频率合成器的原理及电路设计方案介绍
锁相环及频率合成器的原理及电路设计方案介绍引言锁相环简称PLL,是实现相位自动控制的一门技术，早期是为了解决接收机的同步接收问题而开发的，后来应用在电视机的扫描电路中。
由于锁相技术的发展，该技术已逐渐应用到通信、导航、雷达、计算机到家用电器的各个领域。
自从20世纪70年代起，随着集成电路的发展，开始出现集成的锁相环器件、通用和专用集成单片锁相环，使锁相环逐渐变成一个低成本、使用简便的多功能器件。
如今，PLL技术主要应用在调制解调、频率合成、彩电色幅载波提取、雷达、FM立体声解码等各个领域。
随着数字技术的发展，还出现了各种数字PLL器件，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。
随着现代电子技术的飞快发展，具有高稳定性和准确度的频率源已经成为科研生产的重要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环及频率合成器的原理1.1 锁相环原理PLL是一种反馈控制电路，其特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
因PLL可以实现输出信号频率对输入信号频率的自动跟踪，所以PLL通常用于闭环跟踪电路。
PLL在工作的过程中，当输出信号的频率与输入信号的频率相同时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是PLL名称的由来。
PLL通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，PLL组成的原理框图如图1所示。
PLL中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控。