数电填空题知识点总结

数电填空题知识点总结

1.逻辑代数包含三种基本运算：与、或和非。

2.当四个逻辑相邻的最小项合并时，可以消去2个因子；当有2n个逻辑相邻的最小项合并时，可以消去n个因子。

3.逻辑代数有三条重要规则：反演规则、代入规则和对偶规则。

4.n个变量的全部最小项相或值为1.

6.真值表是逻辑函数的唯一形式，它是一种以表格描述逻辑函数的方法。

8.真值表是一种以表格描述逻辑函数的方法。

9.与最小___相邻的最小项有AB’C’，ABC，A’BC’。

10.如果一个逻辑函数有n个变量，则有2n个最小项。

11.n个变量的卡诺图是由2n个小方格构成的。

13.描述逻辑函数的常用方法有真值表、逻辑函数式和逻辑图三种。

14.相同变量构成的两个不同最小项相与的结果为仅包含这些变量的公共项。

15.任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为1.

1.在数字电路中，三极管主要工作在饱和和截止两种稳定状态。

2.二极管电路中，电平接近于零时称为低电平，接近于VCC时称为高电平。

3.在TTL集成电路中，多发射极晶体管完成与运算的逻辑功能。

4.TTL与非门输出高电平的典型值为3.6V，输出低电平的典型值为0.2V。

5.三态门电路中除了数据的输入输出端外，还增加了一个片选信号端，也常称为使能端。

6.当或非门电路输入都为逻辑1时，输出为逻辑0.

7.图中电路的输出端F的逻辑状态为1.

8.与门的多余输出端可并联或接高电平，或门的多余输出端可并联或接低电平。

10.正逻辑的或非门电路等效于负逻辑的与非门电路。

11.三态门主要用于总线传输，既可用于单向传输，也可用于双向传输。

12.为保证TTL与非门输出高电平，输入电压必须是低电平，规定其的最大值称为开门电平。

13.三态门中，除了高低电平两种状态外，还有第三种状态，这第三种状态称为高阻态。

14.作为逻辑取值的和1，并不表示数值的大小，而是表示逻辑电路电平高与低两个状态。

15.数字电路中的逻辑状态是由高、低电平来表示的。正

逻辑规定用高电平表示逻辑1，用低电平表示逻辑0.

1.为了消除或减弱组合电路中的竞争冒险，常用的方法是

发现并消掉互补变量，增加冗余项，并在输出端并联滤波电容。

1.为了消除或减弱组合电路中的竞争冒险，常用的方法包

括发现并消除互补变量、增加冗余项、并在输出端并联滤波电容。

2.要得到一个16-4线编码器，需要使用片型号为74LS148的芯片。

3.在组合逻辑电路中，当一个输入信号经过多条路径传递

后到达某一逻辑门的输入端时，会有时间先后的竞争现象，由此而产生输出干扰脉冲的现象称为冒险。

4.所谓组合逻辑电路是指，在任何时刻，逻辑电路的输出

状态只取决于电路各输入状态的组合，而与电路原来的状态无关。

5.组合逻辑电路由逻辑门电路组成，不包含任何记忆元件，没有记忆能力。

6.常见的中规模组合逻辑器件包括编码器、译码器、数据

选择器、数值比较器、加法器，其中任选两个。

7.加法器是一种最基本的算术运算电路，其中的半加器是

只考虑本位两个二进制数进行相加不考虑进位的加法器。

8.全半加器既要考虑本位两个二进制数进行相加，还要考

虑进位。

9.用全加器组成多位二进制数加法器时，加法器的进位方

式通常有串行进位和并行进位两种。

10.基本译码器电路除了完成译码功能外，还能实现与逻辑函数发生和多路分配功能。

11.多路分配器可以直接用来实现译码器。

12.与4位串行进位加法器比较，使用超前进位全加器的目的是提高运算速度。

13.在分析由门电路组成的组合逻辑电路时，一般需要先根据逻辑电路图写出逻辑表达式。

14.数据选择器的功能相当于多个输入的数据开关，经过选择后把通道的数据传送到唯一的公共数据通道上去。

15.数据分配器的功能相当于一个多输出的数据开关，经过选择后把数据源来的数据传送到不同的通道上去，最终传送到唯一的公共数据通道上去。

16.加法器的超前进位级联方式可以提高运算速度，但结构比较复杂。

17.加法器串行进位的级联方式由于结构简单，主要用在低速数字设备中。

1.组合电路使用门电路作为基本单元，而时序电路使用触发器作为基本单元。

2.触发器有两种稳定状态，通过适当的时钟信号可以从一种稳定状态转变到另一种稳定状态。

3.同步RS触发器的特性方程中有约束条件RS=0，因此输入信号不能同时为1.

4.同步触发器通常可以使用状态转化表、状态转换图、状态机流程图或时序图等方法进行描述。

5.触发器按逻辑功能可分为RS触发器、JK触发器、T触发器和D触发器四种最常用的类型。

6.JK触发器的特性方程为Q=JQ'+K'Q。

7.D触发器的特性方程为Q=D。

8.时序电路可分为同步时序电路和异步时序电路。

9.T触发器的特性方程为Q=TQ'+T'Q。

10.时序电路的输出不仅与当前输入有关，还与以前的输入有关。

11.同步时序电路指所有触发器状态的变化都在同一时钟信号的操作下同时发生。

12.RS触发器的特性方程为Q=R+S'Q。

13.可逆计数器是一种既能进行递增计数又能进行递减计数的计数器。

14.时序电路由组合电路和存储电路两部分组成。

15.要构成七进制计数器，最少需要3个触发器，它还有一个无效状态。

16.在计数器电路中，有效循环中的状态称为有效状态；若无效状态经若干个CP脉冲后能回到有效循环中，称其具有自启动能力。

17.由4个触发器构成的计数器，其最大计数长度为16.

18.异步时序电路指触发器状态的改变不是同时发生的。

19.寄存器可分为基本寄存器和移位寄存器。

20.时序逻辑电路可以使用状态转化表、状态转换图、状态机流程图或时序图等四种方法进行描述。

21.在RS、JK、D和T触发器中，只有RS触发器存在输入信号的约束条件。