直接补码并行乘法
6位有符号补码阵列乘法器
6位有符号补码阵列乘法器一. 简介在计算机科学和数字电路设计中，6位有符号补码阵列乘法器是一种重要的电路组件。
补码是一种表示有符号数的编码方式，能够有效地表示负数。
本文将深入探讨6位有符号补码阵列乘法器的原理、设计和应用，并分享对该电路的观点和理解。
二. 原理1. 有符号补码表示有符号补码是一种在计算机中表示负数的常用编码方式。
在6位有符号补码中，最高位表示符号位，0代表正数，1代表负数。
其余位表示数值部分，通过取反加一的方式对负数进行编码。
2. 阵列乘法器阵列乘法器是一种用于执行乘法运算的电路。
6位有符号补码阵列乘法器能够以比较高的效率和较小的面积完成乘法运算。
其主要原理是将乘法运算拆分为多个部分，使用并行的方式进行计算，并最后将结果相加得到最终的乘积。
三. 设计1. 输入和输出6位有符号补码阵列乘法器一般包含两个输入，分别是被乘数和乘数，以及一个输出，即乘积。
被乘数和乘数的输入位数都为6位。
2. 乘法计算乘法计算是6位有符号补码阵列乘法器的核心部分。
它首先对乘数进行拆分，每一位与被乘数相乘，从而生成多个部分乘积。
接下来，对这些部分乘积进行累加，最后得到乘积的结果。
该阵列乘法器的设计需要考虑到乘法运算可能会出现的溢出和进位问题。
3. 控制逻辑6位有符号补码阵列乘法器还需要一些控制逻辑来控制乘法计算的顺序和结果的输出。
这些控制逻辑一般包括时钟信号、使能信号和清零信号等。
四. 应用1. 数字信号处理6位有符号补码阵列乘法器在数字信号处理领域得到广泛应用。
它能够高效地进行乘法运算，常用于滤波器等算法的实现。
2. 图像处理图像处理中经常需要进行像素之间的乘法运算，例如图像增强、滤波和特征提取等。
6位有符号补码阵列乘法器可以在图像处理中快速完成这些乘法运算。
3. 神经网络神经网络是人工智能领域的热门研究方向。
6位有符号补码阵列乘法器能够提供高效的乘法运算支持，可以在神经网络的训练和推理过程中扮演重要角色。
计算机组成原理第二章 第8讲 定点乘法运算
a4b1 a3b1 a2b1 a1b1 a0b1
a4b2 a3b2 a2b2 a1b2 a0b2 a4b3 a3b3 a2b3 a1b3 a0b3
a4b4 a3b4 a2b4 a1b4 a0b4
1、定点原码乘法原理
用公式描述乘法过程： 设有两个无符号二进制整数： A＝am－1…a1a0 B＝bn－1…b1b0 它们的真值分别为a和b,即 a ＝∑ai2i i ＝0
m－1
b ＝ ∑ b j2 j
j＝0
n－1
在二进制乘法中,被乘数A与乘数B相乘,产生m＋n位 乘积P： P＝pm＋n－1…p1p0 乘积P 的数值为：
实现这个乘法过程所需要的操作：
其中的aibj实际为ai与bj的逻辑与
不带符号位的阵列乘法器
解决问题的核心：
怎样将乘法阵列中的每个逻辑与累加
t=(n-1)*T+4T 其中(n-1)*T为或门延迟时间，4T为最高位 与门和异或门的时延。 与教材上有出入
3、带符号的阵列乘法器(间接法)
带符号的阵列乘法器既适用于原码乘法也
适用于补码乘法 A、B均为原码时：
算前求补和算后求补禁用，即不求补
算前求补和算后求补有效，需要求补
A、B均为补码时：
两者都是符号位单独运算 后者耗时约增加一倍
3、带符号的阵列乘法器(间接法)
[例20] 设x=+15，y=-13，用带求补器的原码阵列乘法器求出 乘积x· y=? 解：[x]原=01111 , [y]原=11101 , |x|=1111 , |y|=1101 符号位运算：0⊕1=1 1111 × 1101 被乘数和乘数都是原码时： ———————————— 求补操作不执行，只将去掉 1111 符号的数值部分原样输出。 0000 1111 ＋ 1111 ———————————— 11000011 乘积符号为1，算后求补器输出11000011， [x×y]原=111000011 换算成二进制数真值是 x· y = (-11000011)2 = (-195)10 2016/6/25 30
补码乘法运算
补码乘法运算
补码乘法运算是指在计算机中进行的两个补码数相乘的运算。
补码乘法运算的步骤如下：1.将两个补码数的符号位相乘，得到结果的符号位。
2.将两个补码数的绝对值相乘，得到结果的绝对值。
3.将结果的绝对值转换为补码形式。
4.如果结果的符号位与原来两个补码数的符号位不同，则说明结果为负数，需要将结果取反并加1。
例如，计算-3乘以5的结果：-3的补码为11111101，5的补码为00000101。
符号位相乘得到1，结果为负数。
绝对值相乘得到11111011，转换为补码形式为10000101。
由于结果为负数，需要将结果取反并加1，得到补码为01111011，即-15。
因此，-3乘以5的结果为-15。
定点乘法运算3定点乘法运算市公开课一等奖省赛课微课金奖课件
(a4) a3 a2 a1 a0 ＝A ×) (b4) b3 b2 b1 b0 ＝B
(a4b0) a3b0 a1b0 a1b0 a0b0
(a4b1) a3b1 a2b1 a1b1 a0b1
(a4b2) a3b2 a2b2 a1b2 a0b2
(a4b3) a3b3 a2b3 a1b3 a0b3
+) a4b4 (a3b4) (a2b4) (a1b4) (a0b4)
(0) 1 1 0 1
(0) 1 1 0 1
(0) 0 0 0 0
(0) 1 1 0 1
0 (1) (1) (0) (1)
11 1 0 1 1 1 1 1 1
符号位
第34页
2.3.4 补码并行乘法
验证: －1×29＋1×28＋1×27＋0×26＋
1×25＋
1×24＋1×23＋1×22 ＋1×21 ＋ 1×20
an-1=0 ([N]补为正)
i0
N=
n2
[1 (1 ai )2i ] an-1=1 ([N]补为负)
i0
第25页
2.3.4 补码并行乘法
将负权因数 -2n-1强加到符号位an-1上，能够把 上述方程组中两个位置表示式合并成下面统一形式:
n2
N an12n1 ai 2i i0
N
(1
a n 1 )2 n 1
＝(-13)10
第27页
2.普通化全加器形式
类型 0类
加法器
1类 加法器
2类 加法器
3类 加法器
逻辑符号
操作
X Y ＋) Z CS X Y ＋) －Z C(－S)
－X －Y ＋) Z (－C)S
－X －Y ＋) －Z (－C)(－S)
Verilog实现补码一位乘法课程设计
计算机科学与工程学院课程设计报告题目全称：Verilog实现补码一位乘法课程名称：计算机组成原理指导老师：文泉职称：指导老师评语：指导签字：课程设计成绩：目录第 1 章序言 (1)1.1 课程设计目的 (1)1.2 课程设计作用 (2)1.3 课程设计需求 (2)1.3.1Xilinx设计软件 (2)1.3.2 在xilinx ISE集成开发环境下，使用Verilog HDL (2)第 2 章正文 (4)2.1 实现补码一位乘法的原理 (4)2.2 比较补码一位乘法方法 (6)2.2.1 分步乘法 (6)2.2.2 运算规则 (7)2.2.3 运算实例 (7)2.2.4算法流程图 (8)2.2.5 比较法（Booth算法） (8)2.3课程设计实验代码（概要设计） (10)2.4课程设计详细设计方案 (12)2.4.1顶层方案图的设计与实现 (13)2.4.2 功能模块的设计与实现 (14)2.4.3 仿真调试 (13)第 3 章结论 (16)3.1课程设计总结 (16)摘要本定点补码一位乘法器，具有良好的可移植性。
本文介绍了定点补码一位乘法的概念已及定点补码一位乘法的的原理和方法，分析了定点补码一位乘法器的设计，并详细介绍了使用EDA环境，Xilinx设计软件，在XCV200实验板的XCV200可编程逻辑芯片中上进行定点补码一位乘法器的移植。
通过测试，系统移植成功。
关键词：定点补码；EDA；一位乘法器；设计第1 章序言当今时代是一个信息的时代，我们的生活与信息紧密相连。
伴随着计算机的生活化，我们更近一步接触到信息技术的发展。
如今，计算机技术迅猛发展，它的发展不仅仅表现在软件领域取得辉煌的成就，同时也在硬件方面也取得了长足的发展。
因此，很多功能已经可以通过硬件来实现。
但是通常对嵌入式软件的基本要求是体积小、指令速度快、具有较好的裁减性和可移植性，目前这方面的设计已经很多也很优异，但是基于补码一位乘法器的实现，克服了定点补码乘法器的缺点，实现更加方便有效。
第2章部分习题答案讲义.
【解】:
阶码采用双符号位, 尾数采用单符号位, 则有
y=11 100, 1.011100
x=00 011, 0.110100 (1) 求阶码和
[Ex]补+ [Ey]补= 00 011+ 11 100= 11 111, 其数值为 -1.
第12页
第二章
习题解答
（2）乘法运算（直接并行补码阵列） （ 0） 1 × （ 1） 0 （ 0） 0 1 1 0 0 1 0 1 1 0 0 0 0 0 0 0
第13页第二章习题解答2乘法运算直接并行补码阵列第14页第二章习题解答11000101100003规格化当前计算结果不是规格化数向左规格化阶码减1即111101000101100004舍入处理1111010001105溢出判断阶码运算无溢出故结果无溢出
第二章
习题解答
7.若浮点数 x 的IEEE754标准32位存储格式为(8FEFC000 )16， 求其浮点数的十进制值。 【解】： 将x展开成二进制：
(1) 1 1 0 0 1 0 0 1 0 1 1 故 [x×y]补=1. 1001001011 所以 x×y=-0. 0110110101
注意位数对齐
第 8页
第二章
习题解答
22. 已知x和y，用原码阵列除法器计算x÷y。 (1)x=0.10011 y=-0.11011 被除数/余数 【解】： [x]原=0.10011 01001100000 +[-y’]补 100101 [y]原=1.11011 11100000000 商的符号位为： + [y’]补 011011 xf⊕yf=0⊕1=1 令 0010110000 x’=1001100000 y’=11011， +[-y’]补 100101 其中x’和y’分别为[x]原和 [y]原 111011000 + [y’]补 011011 的数值部分： 01000100 [x’]补=01001100000 +[-y’]补 100101 [y’]补=011011 0001110 + [-y’]补 100101 [-y’]补=100101
计算机学科专业基础综合组成原理-数据的表示和运算(一)
计算机学科专业基础综合组成原理-数据的表示和运算(一)(总分：208.00，做题时间：90分钟)一、单项选择题(总题数：39，分数：78.00)1.计算机系统中采用补码运算的目的是为了 ____ 。
（分数：2.00）A.与手工运算方式保持一致B.提高运算速度C.简化计算机的设计√D.提高运算的精度解析：补码运算能把减法化为加法来完成，从而使得运算器中不需配置减法电路，节省了硬件线路，简化了运算器的设计。
2.32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则它所能表示的最大规格化数为____ 。
∙ A.+(2-2-23)×2+197∙ B.+(1-2-23)×2+127∙ C.+(2-2-23)×2+255∙ D.2127-2-23（分数：2.00）A. √B.C.D.解析：最大的格式化负数应该是阶码最大，且尾数绝对值最大的数。
3.长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为 ____ 。
（分数：2.00）A.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低√C.后者可表示的数的范围大且精度高D.后者可表示的数的范围大且精度低解析：在浮点数表示法中，阶码影n向表示的范围，阶码越长表示的范围越大，尾数影响精度，尾数越长，表示的精度越高。
4.下列说法正确的是 ____ 。
（分数：2.00）A.采用变形补码进行加减运算可以避免溢出B.只有定点数运算才有可能溢出，浮点数运算不会产生溢出C.只有带符号数的运算才有可能产生溢出√D.只有将两个正数相加时才有可能产生溢出解析：采用排除法解题，变形补码能判溢出，但是不能避免溢出，所以A错。
浮点数的阶码超过上限(最大数)，也会产生溢出，B错。
同号数相加或者异号数相减都会产生溢出，D错。
5.一个8位二进制整数，若采用补码表示，且由4个1和4个O组成，则最小值为 ____ 。
补码运算加减乘除原理
首先我们来看为什么要使用补码运算法：因为人脑可以知道第一位是符号位, 在计算的时候我们会根据符号位, 选择对真值区域的加减. (真值的概念在本文最开头). 但是对于计算机, 加减乘数已经是最基础的运算, 要设计的尽量简单. 计算机辨别"符号位"显然会让计算机的基础电路设计变得十分复杂! 于是人们想出了将符号位也参与运算的方法. 我们知道, 根据运算法则减去一个正数等于加上一个负数, 即: 1-1 = 1 + (-1) = 0 , 所以机器可以只有加法而没有减法, 这样计算机运算的设计就更简单了.于是人们开始探索将符号位参与运算, 并且只保留加法的方法. 首先来看原码:计算十进制的表达式: 1-1=01 - 1 = 1 + (-1) = [00000001]原 + [10000001]原 = [10000010]原 = -2如果用原码表示, 让符号位也参与计算, 显然对于减法来说, 结果是不正确的.这也就是为何计算机内部不使用原码表示一个数.为了解决原码做减法的问题, 出现了反码:计算十进制的表达式: 1-1=01 - 1 = 1 + (-1) = [0000 0001]原 + [1000 0001]原= [0000 0001]反 + [1111 1110]反= [1111 1111]反 = [1000 0000]原 = -0发现用反码计算减法, 结果的真值部分是正确的. 而唯一的问题其实就出现在"0"这个特殊的数值上.虽然人们理解上+0和-0是一样的, 但是0带符号是没有任何意义的. 而且会有[0000 0000]原和[1000 0000]原两个编码表示0.于是补码的出现, 解决了0的符号以及两个编码的问题:1-1 = 1 + (-1) = [0000 0001]原 + [1000 0001]原 = [0000 0001]补 + [1111 1111]补= [0000 0000]补=[0000 0000]原这样0用[0000 0000]表示, 而以前出现问题的-0则不存在了.而且可以用[1000 0000]表示-128:接下来我们来看补码运算原理：在计算机里，如果我们要计算5-3的值，我们既可以用5减去3，也可以用5加上13。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
直接补码阵列乘法器的设计原理* 李澄举(嘉应学院计算机系，广东梅州514015)[摘要]直接补码阵列乘法器的工作原理是《计算机组成原理》课程的难点。
本文从组成阵列乘法器的四类全加器的工作原理分析开始，结合补码和真值的转换关系，通过和手工计算方法的对比，深入浅出地揭示了直接补码阵列乘法器的工作原理。
[关键词] 直接补码阵列乘法器，负权值，一般化全加器一、引言直接补码阵列乘法器可以直接求出两个补码的相乘积，由于符号位也参加运算，运算速度比起原码阵列乘法器快得多。
5位乘5位的直接补码并行阵列乘法器的逻辑结构如图1所示。
与原码阵列乘法器不同的是，直接补码阵列乘法器除了采用0类全加器之外，还采用了1类和2类全加器，以对应于输入补码符号位的负的位权值；图1左下角的虚框是行波进位加法器，为了缩短加法时间，可以用先行进位加法器代替。
设被乘数和乘数(均为补码)分别为A＝(a4)a3a2a1a0，B＝(b4)b3b2b1b0，其中a4和b4是符号位，用括号括起来是表示这一位具有负的位权值。
根据补码和真值的转换可以知道，补码A的真值a＝a4×(－24)＋a3×23＋a2×22＋a1×21＋a0×20；补码B的真值b＝b4×(－24)＋b3×23＋b2×22＋b1×21＋b0×20；即在将补码直接转换成真值时，符号位取负权值，其余位取正权值。
如设A＝01101(＋13)，B＝11011(－5)，计算符号位参加运算A×B的竖式乘法如下：*【作者简介】李澄举（1949—）,男,广东梅县人, 嘉应学院计算机系副教授在这个竖式中，带括位的位具有负的位权值，即(1)＝－1，(0)＝0。
原乘积最高两位0(1)是带有负位权值的二进制数，相当于0×21＋1×(－20) ＝－1，因(1)1相当于1×(－21)＋1×20 ＝－1，故0(1)可以写成(1)1，这扩充符号位(1)便是乘积的符号位。
由此可见，在竖式乘法中，若乘积中间位有带负位权值的(1)，可照此办法将(1)左移或消去，如果(1)能移到乘积最左边，则说明乘积为负，这(1)便是补码符号位；否则乘积为正，应在乘积最左边的1之左边加一个0作为补码符号位。
二、各类全加器的加法逻辑要了解直接补码阵列乘法器的工作原理，首先要了解各类全加器的工作原理。
常规的一位全加器可假定它的3个输入和2个输出都是正权。
这种加法器通过把正权或负权加到输入/输出端,可以归纳出四类加法单元。
如图2所示各类全加器的逻辑符号，图中凡带有小圆圈的输入端都是负位权值的输入端、带有小圆圈的输出端都是负位权值的输出端。
由图可见，0类全加器没有负权输入和负权输出；1类全加器有1个负权输入和1个负权输出；2类全加器有2个负权输入和1个负权输出；3类全加器有3个负权输入和3个负权输出；各类全加器就是按负权值输入的个数命名的。
1、0类全加器由于0类全加器3个输入X 、Y 、Z 和2个输出S （本位）和C （进位）都是正权，它的输出函数表达式为我们所熟知：ZX YZ XY C XYZZ Y X Z Y X Z Y X S 00++=+++=。
2、1类全加器1类全加器只有1个负权输入和1个负权的本位输出。
对于负权输入，如竖式乘法可见，加法的结果是正权的值的和与负权的值相减。
但一位的减法不同于做n 位定点整数的补码减法，1类全加器须有如表1所示的真值表（表中带负权值的输入、输出变量前加符号“－”以标识），这种真值表表明了带权输入和带权输出之间的逻辑关系和数值关系：输入端X 、Y 带正权值，Z 带负权值，按手工加法，结果为X ＋Y ＋（－Z ）的值。
只是当结果为1时，应将1变换为进位C ＝1、本位S ＝(1)，等效于1×21＋1×(－20)＝1，使本位保持负的位权值，即：X ＋Y ＋(－Z )＝C (－S ) ＝C ×21＋S ×(－20)X 、Y 、Z 的所有取值组合对应的输出结果如下：0＋0＋(－0)＝0(0)＝0×21＋0×(－20) ＝0；0＋0＋(－1)＝0(1)＝0×21＋1×(－20) ＝－1；0＋1＋(－0)＝1(1)＝1×21＋1×(－20) ＝1；0＋1＋(－1)＝0(0)＝0×21＋0×(－20) ＝0；1＋0＋(－0)＝1(1)＝1×21＋1×(－20) ＝1；1＋0＋(－1)＝0(0)＝0×21＋0×(－20) ＝0；1＋1＋(－0)＝1(0)＝1×21＋0×(－20) ＝2；1＋1＋(－1)＝1(1)＝1×21＋1×(－20) ＝1；故其输出函数表达式为：X Z Y Z XY C XYZ Z Y X Z Y X Z Y X S 11++=+++=与0类全加器的输出函数比较，它们的本位函数相同但进位函数不同。
若将带负权值的Z 取反后代入输出函数表达式，进位函数和0类全加器的一致，而本位函数1S 就是0类全加器本位输出的反，即01S S =。
由此可见，要实现1类全加器的功能，带负权输入的Z 端须经一反相器输入到0类全加器与带正权输入的X 、Y 做一位的加法，然后本位端取反输出。
本位1S 是取反后输出，表明本位输出带负的位权值。
因此，1类全加器符号中的大圆圈可以看成是0类全加器。
3、2类全加器2类全加器有2个负权输入和1个负权的进位输出，输入和输出之间的逻辑、数值关系为：(－X )＋ (－Y ) ＋Z ＝(－C )S ＝C ×(－21)＋S ×20。
当数值运算的结果为－1时，应将它变换为(1)1，等效于1×(－21) ＋1×20 ＝－2＋1＝－1，使进位C 保持负的位权值。
X 、Y 、Z 的所有取值组合对应的输出结果如下：(－0)＋(－0)＋0＝(0)0＝0×(－21)＋0×20 ＝0；(－0)＋(－0)＋1＝(0)1＝0×(－21)＋1×20 ＝1；(－0)＋(－1)＋0＝(1)1＝1×(－21)＋1×20 ＝－1；(－0)＋(－1)＋1＝(0)0＝0×(－21)＋0×20 ＝0；(－1)＋(－0)＋0＝(1)1＝1×(－21)＋1×20 ＝－1；(－1)＋(－0)＋1＝(0)0＝0×(－21)＋0×20 ＝0；(－1)＋(－1)＋0＝(1)0＝1×(－21)＋0×20 ＝－2；(－1)＋(－1)＋1＝(1)1＝1×(－21)＋1×20 ＝－1；故其输出函数表达式为：X Z Y Z XY C XYZZ Y X Z Y X Z Y X S 22++=+++=与0类全加器的输出函数比较，它们的本位函数相同但进位函数不同。
若将带负权值的X 和Y 取反后代入输出函数表达式，本位函数和0类全加器的一致，而进位函数2C 就是0类全加器进位输出的反，即02C C =。
由此可见，要实现2类全加器的功能，带负权输入的X 、Y 端须经反相器输入到0类全加器内与带正权输入的Z 做一位的加法，然后进位端取反输出。
进位2C 是取反后输出，表明进位输出带负的位权值。
2类全加器符号中的大圆圈也可以看成是0类全加器。
4、3类全加器3类全加器有3个负权输入和2个负权的本位和进位输出，输入和输出之间的逻辑、数值关系为：(－X )＋ (－Y ) ＋(－Z )＝(－C ) (－S ) ＝C ×(－21)＋S ×(－20)。
X 、Y 、Z 的所有取值组合对应的输出结果如下：(－0)＋(－0)＋(－0)＝(0) (0)＝0×(－21)＋0×(－20) ＝0；(－0)＋(－0)＋(－1)＝(0) (1)＝0×(－21)＋1×(－20) ＝－1；(－0)＋(－1)＋(－0)＝(0) (1)＝0×(－21)＋1×(－20) ＝－1；；(－0)＋(－1)＋(－1)＝(1) (0)＝1×(－21)＋0×(－20) ＝－2；(－1)＋(－0)＋(－0)＝(0) (1)＝0×(－21)＋1×(－20) ＝－1；(－1)＋(－0)＋(－1)＝(1) (0)＝1×(－21)＋0×(－20) ＝－2；(－1)＋(－1)＋(－0)＝(1) (0)＝1×(－21)＋0×(－20) ＝－2；(－1)＋(－1)＋(－1)＝(1) (1)＝1×(－21)＋1×(－20) ＝－3；；数值运算的结果≤0，进位C 和本位S 始终保持负的位权值，其输出函数表达式为： ZX YZ XY C XYZZ Y X Z Y X Z Y X S 33++=+++=。
这与0类全加器的输出函数表达式相同。
若将带负权值的X 、Y 和Z 取反后代入输出函数表达式，有03S S =和03C C =。
由此可见，要实现3类全加器的功能，所有带负权输入的输入端都须经反相器输入到0类全加器内做一位的加法，然后本位端和进位端都取反输出。
进位3C 和本位3S 都是取反后输出，表明本位和进位输出都带负的位权值。
3类全加器符号中的大圆圈同样可以看成是0类全加器。
由此可见，这一般化的全加器可以实现二进制数的一位加法或减法的功能。
表2列出了以上四类一般化全加器的名称和逻辑符号及所对应的操作。
图1所示5位乘5位的直接补码阵列乘法器中用了0类、1类和2类的全加器，应该指出，只是为了画图的方便，图中1类和2类的全加器的带负权值的输出端都省略了标示取反的小圆圈，这是需要特别注意的。
在下面举例说明这5位乘5位的直接补码阵列乘法器的工作原理。
三、直接补码阵列乘法器的工作原理这里分别以被乘数和乘数的正负来说明直接补码阵列乘法器的工作原理。
行波进位加法器的功能还可将乘积中间的带负权值的位进行处理，使它移到最高位(p9)作为符号位。
图3右上角用六个0类全加器，它的工作原理容易理解，左边用六个1类全加器的连接的原理是：由a4带负权值，故a4b0带负权值，需用1类全加器，也因本位是负权输出，故接下来也用1类全加器，这一列用了三个1类全加器。
这列第4行因a0b4也带负权值，故用2类全加器。
其它各列如此类推。
1、被乘数和乘数都为负的情况：如10001×10011，即(－15) ×(－13)。