实验三 译码显示电路
实验三译码显示电路
实验三译码显示电路姓名：zht学号：班级：15自动化2班日期：2016/10/21目录一、实验内容 (3)二、设计过程、仿真及实验步骤 (4)①设计过程 (4)②电路图及PROTEUS仿真测试 (6)③实验步骤 (9)三、实验数据及结果分析 (10)①实验数据 (10)②结果分析 (12)四、思考分析 (13)一、实验内容1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤①设计过程：1.将74LS194的CP接正脉冲，D、1D、2D、3D、r C、1S、0S分别接模拟开关，D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先SR让r C=0检验是否能置零。
接着手动拨动开关控制D、1D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、S、0S调为1并按1动正脉冲的按钮，通过观察“0-1”显示器来判断是否成功将D、1D、D、3D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正2脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一内容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
译码显示电路实验报告
一、实验目的1. 熟悉译码显示电路的基本原理和组成；2. 掌握译码器和显示器的功能及使用方法；3. 通过实验，验证译码显示电路的工作性能；4. 培养动手实践能力和团队协作精神。
二、实验原理译码显示电路是一种将数字信号转换为可直观显示的图形或字符的电路。
它主要由译码器和显示器两部分组成。
译码器将输入的数字信号转换为对应的控制信号，显示器则根据这些控制信号显示相应的图形或字符。
1. 译码器：译码器是一种多输入、多输出的组合逻辑电路，其作用是将输入的二进制代码转换为输出的一组控制信号。
常见的译码器有二进制译码器、十进制译码器等。
2. 显示器：显示器用于显示译码器输出的控制信号。
常见的显示器有七段显示器、液晶显示器等。
本实验采用七段显示器，它由七个独立的段组成，通过控制每个段的亮与灭，可以显示0-9的数字以及其他符号。
三、实验仪器与器材1. 实验箱；2. 译码器（例如：74LS47）；3. 显示器（例如：七段显示器）；4. 连接线；5. 示波器（可选）；6. 电源。
四、实验步骤1. 熟悉实验箱和实验器材，了解译码器和显示器的功能及使用方法。
2. 按照实验原理图连接译码器和显示器，确保连接正确无误。
3. 在译码器输入端输入二进制代码，观察显示器是否按照预期显示相应的数字或符号。
4. 调整译码器的输入代码，验证译码器的工作性能。
5. （可选）使用示波器观察译码器和显示器的信号波形，进一步分析电路工作原理。
6. 记录实验数据，撰写实验报告。
五、实验结果与分析1. 当译码器输入端输入二进制代码时，显示器按照预期显示相应的数字或符号。
2. 调整译码器的输入代码，显示器能够正确显示相应的数字或符号。
3. 通过实验，验证了译码显示电路的基本原理和组成，掌握了译码器和显示器的功能及使用方法。
4. 在实验过程中，注意观察译码器和显示器的信号波形，有助于理解电路工作原理。
六、实验总结1. 本实验成功实现了译码显示电路的基本功能，验证了译码器和显示器的工作性能。
(3) 实验 计数译码显示电路(设计)
实验3 计数译码显示电路（设计）一、实验目的1、掌握2—10进制译码器和数码管的功能和使用。
2、熟悉集成计数器74LS90的功能。
3、学会用74LS90设计任意进制计数器。
二、实验仪器及器材1、数字电路实验箱 2.双踪示波器2、器件：74LS90（集成计数器）、74LS00、74LS47（BCD--七段译码器）、数码管 三、实验原理（含器件介绍） 1．集成计数器计数器是计算机和数字逻辑系统的基本部件之一，它不仅能计脉冲数，还能用作数字系统的分频器、定时器和运算器等。
根据计数器中数值增减的不同，计数器可以分为加法计数器、减法计数器以及两者兼有的可逆计数器；根据进位制不同，可分为二进制计数器、十进制计数器、八进制计数器等多种；根据计数器中各触发器状态的更新所受时钟脉冲控制的相同与否，可分为同步计数器和异步计数器。
本实验中采用的74LS90计数器是由二进制及五进制电路构成的中规模集成电路，引脚图如图3.1所示。
图3.1 74LS90引脚图0CP : Clock (Active LOW going edge) Input to ÷2 Section 1CP : Clock (Active LOW going edge) Input to ÷5 Section (LS90)1MR ,2MR : Master Reset (Clear) Inputs 1MS ,2MS : Master Set (Preset-9, LS90) Inputs 0Q : Output from ÷2 Section 1Q ,2Q ,3Q : Outputs from ÷5 (LS90) Sections图3.2 74LS90逻辑符号74LS90可以构成十进制计数器： a.将Q A 接到B CP ，计数脉冲由A CP 输入，则输出为8421码；b. 将Q D 接到A CP ，计数脉冲由B CP 输入，则输出为5421码。
译码显示电路试验报告
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
数电实验报告 实验三 译码显示电路
数电实验报告实验三译码显示电路姓名：学号：班级：院系：指导老师：2016年目录实验目的： (2)实验器件与仪器： (2)实验原理： (3)实验内容： (7)实验过程： (8)实验总结： (9)实验：实验目的：1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用实验器件与仪器：1.数字电路实验箱、数字万用表、示波器2.器件：74LS48、74LS194、74LS73、74LS00实验原理：1.数码显示译码器（1）七段发光二极管（LED）数码管LED数码管是目前最常用的数字显示器，一个LED数码管可用来显示一位0~9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随现实光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2~2.5V，每个发光二极管的点亮电流在5~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
（2）B CD码7段译码驱动器此类译码器有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码存锁/七段译码/驱动器。
驱动共阴极LED数码管。
A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—灯测试输入端，LT= “0”时，译码输出全为“1”RBI—灭零输入端，RBI= “0”时，不显示多余的零。
BI/RBO—作为输入使用时，灭灯输入控制项。
作为输出端使用时，灭零输出端。
2.扫描式显示对多位数字显示采用扫描式显示可以节电，这一点在某些场合很重要。
对于某些系统输出的数据，应用扫描式译码显示，可使电路大为简化。
利用数码管的余辉效应和人眼的视觉暂留效应，虽然在某一时刻只有一个数码管在显示，但人眼看到的是多个数码管“同时”被点亮的效果。
有些系统，比如计算机，某些A/D 转换器，是以这样的形式输出数据的：由选路信号控制多路开关，先后送出（由高位到低位或由低位到高位）以为十进制的BCD码，如图（三）所示。
实验三四位二进制计数器计数、译码与显示.doc
实验三四位二进制计数器计数、译码与显示一、实验目的1 学习并掌握用VHDL语言、语法规则2 掌握VHDL语言进行二进制计数器的设计3 掌握译码显示电路的设计4 掌握顶层文件的设计5 掌握综合性电路的设计、仿真、下载、调试方法。
二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容实验内容：(1) 设计7段译码显示电路程序；（参考实验一）(2) 设计四位二进制计数器，进行计数；(3) 进行顶层电路设计；(4) 对计数值，用7段显示器进行显示；(5) 进行电路功能仿真与下载。
四. 实验操作步骤1 开机，进入MAX+PLUSⅡ CPLD开发系统。
2 在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑。
对7段译码显示电路、四位二进制计数器、顶层电路分别进行编辑、保存与仿真。
3 打开Assign主菜单，选择计划使用的CPLD芯片。
4 点击编译按钮，对顶层电路进行编译。
5 点击Floorplan Editor子菜单，为设计的电路分配芯片引脚。
6进行芯片下载与硬件测试。
建议输入信号引脚为：时钟信号：73脚或31脚(8K板) 42脚或44脚（10K板）使能信号、复位信号选，第一组DIP开关或第二组DIP开关或第三组DIP开关，相应引脚参考讲义；LED七段（a,b,c,d,e,f,g）输出分配也必须与实验装置的相关端匹配，具体引脚参考实验讲义。
（见表功，如可选引脚13、14、15、16、18、19、20（8K板）或16、17、18、19、21、22、23（10K板））。
设计参考框图如下：五. 实验程序1、四位二进制计数器译码程序library IEEE;use IEEE.std_logic_1164.all;entity sysegd isport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end entity;architecture bin27seg_arch of sysegd isbeginprocess(x)begincase x(3 downto 0) iswhen "0000" => s <= "1111110"; -- 0when "0001" => s <= "0110000"; -- 1when "0010" => s <= "1101101"; -- 2when "0011" => s <= "1111001"; -- 3when "0100" => s <= "0110011"; -- 4when "0101" => s <= "1011011"; -- 5when "0110" => s <= "1011111"; -- 6when "0111" => s <= "1110000"; -- 7when "1000" => s <= "1111111"; -- 8when "1001" => s <= "1111011"; -- 9when "1010" => s <= "1110111"; -- Awhen "1011" => s <= "0011111"; -- bwhen "1100" => s <= "1001110"; -- cwhen "1101" => s <= "0111101"; -- dwhen "1110" => s <= "1001111"; -- Ewhen "1111" => s <= "1000111"; -- Fwhen others => NULL;end case;end process;end architecture;2、四位二进制计数器计数程序library IEEE;use IEEE.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity segd7 isport (clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end entity;architecture one of segd7 isbeginprocess(clk)beginIF (CLK'EVENT AND clk='1') thenif en='1' thenIF (x="1111") THENx<="0000";ELSEx <= x+'1';END IF;end if;end if;end process;end architecture;3、四位二进制计数器顶层文件library ieee;use ieee.std_logic_1164.all;entity segdtop isport(clk,en :in std_logic;s : out std_logic_vector (6 downto 0)); end segdtop;architecture behave of segdtop issignal temp1:std_logic_vector(3 downto 0);component segd7port(clk,en : in std_logic;x : buffer std_logic_vector (3 downto 0)); end component;component sysegdport (x: in std_logic_vector(3 downto 0);s : out std_logic_vector (6 downto 0));end component;beginu0:segd7 port map(clk,en,temp1);u1:sysegd port map(temp1,s);end behave;六. 实验结果图1、四位二进制计数器译码程序图2、四位二进制计数器计数程序图3、四位二进制计数器顶层文件。
键盘译码电路实验报告(3篇)
第1篇一、实验目的1. 理解键盘译码电路的工作原理。
2. 掌握键盘译码电路的设计方法。
3. 学会使用键盘译码电路实现键盘数据的读取。
二、实验原理键盘译码电路是将键盘上的按键信息转换为计算机可识别的二进制编码的电路。
本实验所采用的键盘译码电路是基于扫描矩阵原理设计的，它由键盘矩阵、扫描线、译码器、驱动器等部分组成。
1. 键盘矩阵：键盘矩阵是由行线和列线交叉组成的阵列，每行和每列分别对应一个按键。
当键盘上有按键按下时，行线和列线就会形成一个闭合回路，从而实现按键的识别。
2. 扫描线：扫描线用于对键盘矩阵进行扫描，通常采用逐行扫描的方式。
在扫描过程中，只有一行的行线被置为低电平，其他行线保持高电平，从而实现对列线的扫描。
3. 译码器：译码器用于将扫描到的按键信息转换为计算机可识别的二进制编码。
译码器通常采用74LS138芯片，它可以将3位二进制输入转换为8位输出，从而实现8个按键的译码。
4. 驱动器：驱动器用于将译码器输出的信号驱动到显示器或其他设备上。
驱动器通常采用74LS244芯片，它可以将译码器输出的8位信号转换为8位并行输出。
三、实验器材1. 计算机一台2. 键盘译码电路实验板一块3. 74LS138芯片一片4. 74LS244芯片一片5. 电阻、电容等电子元件6. 连接线若干四、实验步骤1. 搭建实验电路根据实验原理，搭建键盘译码电路实验板，连接键盘矩阵、扫描线、译码器、驱动器等部分。
2. 连接电路将74LS138芯片、74LS244芯片、电阻、电容等电子元件按照电路图连接到实验板上。
3. 设置扫描线将键盘矩阵的行线和列线分别连接到扫描线上，设置扫描线逐行扫描。
4. 编写程序编写程序，实现键盘数据的读取。
程序流程如下：（1）初始化键盘矩阵和扫描线，设置逐行扫描。
（2）扫描键盘矩阵，读取按键信息。
（3）将按键信息输入译码器，转换为二进制编码。
（4）将译码器输出的信号输入驱动器，驱动显示器或其他设备显示按键信息。
译码与显示电路
(2)译码器的扩展
用两个3-8线译码器74LS138就可以扩展一个4-16线译码器。按图3.2连接逻辑电路， 、 、 、 是逻辑电平开关，通过输出端的LED观察输出结果，并将结果填入自制表格。
图3.2译码器的扩展
(3)利用译码器和门电路，设计一个一位二进制全加器。
2、译码器显示电路实验
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0
表3.2译码器的扩展结果记录表
(3)利用译码器和门电路设计一个一位二进制全加器。全加器要实现的真值表如表3.3所示：
输入端
输出端
A
B
C
S
F
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
表3.3一位二进制全加器真值表
由真值表及其化简可以得出各个输出的逻辑表达式，由此得出有译码器和门电路组成的一位二进制全加器的电路原理图如图３.6所示：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三译码显示电路
姓名：zht
学号：
班级：15自动化2班
日期：2016/10/21
目录
一、实验内容 (3)
二、设计过程、仿真及实验步骤 (4)
①设计过程 (4)
②电路图及PROTEUS仿真测试 (6)
③实验步骤 (9)
三、实验数据及结果分析 (10)
①实验数据 (10)
②结果分析 (14)
四、思考分析 (15)
一、实验内容
1.测试74LS194。
2.实现四节拍顺序脉冲发生器。
3.实现四位扫描译码显示电路。
采用四节拍顺序脉冲发生器产生的顺序脉冲作为Ds信号。
8421BCD码利用74LS197输入。
4.自行设计电路在LED数码管同时显示出8位学号。
实验仪器：
1.数字电路实验箱、数字万用表、示波器。
2.器件：74LS48、74LS194、74LS73、74LS00。
二、设计过程、仿真及实验步骤
①设计过程：
1.将74LS194的CP接正脉冲，
D、1D、2D、3D、r C、1S、0S分别接
模拟开关，
D接HIGH，QA、QB、QC、QD接“0-1”显示器。
先让r C=0 SR
检验是否能置零。
接着手动拨动开关控制
D、1D、2D、3D的值来决
定将要送入移位寄存器的信号，然后将r C、
S、0S调为1并按动正脉
1
冲的按钮，通过观察“0-1”显示器来判断是否成功将
D、1D、2D、
D并行送数。
接着依次观察当r C1S0S为100、101、110时按动正脉3
冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
2.按照实验教材要求依照该章节图（五）连接电路。
先将r C接LOW 来完成置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序脉冲发生器。
可将QA、QB、QC、QD接入示波器的通道接口来观察其波形。
3.按照实验教材的图（4）连接74LS48和数码管，接着将上一内容完成的四节拍顺序脉冲发生器的输出接入数码管的位选端，并通过74LS197产生八进制计数接入数码管段选端。
用正脉冲控制74LS197的CP，即可完成四位扫描译码显示电路。
显示的数字为由正脉冲控制的74LS197输出的二进制计数转化为十进制数字的结果。
4.因为本人学号里没有8和9，故只需通过74LS197产生八进制计数，将输出接入数码管段选端。
同时也要将74LS197的输出接入74LS138
的S2、S1、S0，将74LS138的G1接HIGH，A
G2接LOW，使其
G2、B
正常工作。
这时每当74LS197输出一个特定的二进制计数，74LS138相对应的输出端便输出0，其余的输出1。
故只需将数码管的位选端接需要显示的数字对应的74LS138的输出端即可（比如要在第一位和第三位显示2，则将位选端的第一位和第三位接74LS138的
Y输出端。
1
这样当74LS197输出0010时，74LS138输出端中
Y为0，其余为1，
1
此时数码管中只有接
Y的第一位和第三位会显示数字2，其余不显示。
）
1
这样便可以使特定的数字在特定的位置亮。
若作为CP的连续脉冲频率足够高，我们则可以同时看到在不同位置显示的数字，即可完成在LED数码管同时显示8位学号。
（若学号有8和9，则需通过74LS197产生十六进制计数，将Q0、Q1、Q2接入S0、S1、S2。
Q3控制G1，使Q3为1时G1位0，74LS138不工作。
并通过设计一定的逻辑电路创造两个输出端：一个能在74LS197输出1000时为0，其余时刻为1；一个能在74LS197输出1001时为0，其余为1。
这两个输出端作为74LS138输出端的补充，若某一位需显示8或9，则将其位选端接这两个输出端中的一个。
图如下）。
若学号有8和9，实验内容4的逻辑电路设计图：
②电路图及PROTEUS仿真测试：
实验内容2：
实验内容3：
固定8421BCD码为1000。
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（LED灯从左至右依次亮起再熄灭）：
实验内容4：
③实验步骤：
内容1：按照设计连接电路并且拨动模拟开关进行测试。
先选定一组
D、1D、2D、3D的值来决定将要送入移位寄存器的信号，然后将r C、
S、0S调为1并按动正脉冲的按钮，通过观察“0-1”显示器来判断1
是否成功将
D、1D、2D、3D并行送数。
接着依次观察当r C1S0S为100、
101、110时按动正脉冲按钮后“0-1”显示器的状态来测试74LS194的保持、右移、左移功能是否正常。
内容2：按照实验教材图（五）连接电路，然后先将r C接LOW来完成
置零，然后将r C接HIGH、CP接连续脉冲即可完成要求的四节拍顺序
脉冲发生器。
也可以将r C接一模拟开关，模拟开关关闭来完成置零，模拟开关打开来触发四节拍发生器运行。
最后将74LS194中的QA、QB、QC、QD接入示波器的通道接口来观察其波形。
内容3：因为实验用的实验箱已经整合了74LS48和数码管的电路，所以只需将上一内容完成的四节拍顺序脉冲发生器的输出QA、QB、QC、QD接入数码管的位选端，其余步骤与设计过程所述相同。
最后还要观察在不同的时钟频率下数码管显示的差异。
内容4：按照设计过程4连接好电路之后，将连续脉冲的频率调至高频率，使不同数字显示的间隔时间缩小，数字闪烁的频率加快，从而在视觉上显示全部8个数字。
三、实验数据及结果分析
①实验数据：
实验内容2：
四节拍顺序脉冲发生器输出端波形图：
D0、D1、D2、D3分别为四节拍发生器中74LS194的数据输出端QA、QB、QC、QD。
实验内容3：
CP高频率下（肉眼无法看出灯的闪烁，故看起来灯全部都在亮）：
CP低频率下（四个七段数码管从左至右依次亮起再熄灭）：
实验内容4：
②结果分析：
实验结果与预期结果十分相符，符合实验内容，检验了设计过程的正确性。
四、思考分析
分析CP 脉冲上升沿和下降沿的输入顺序对实验结果的影响：
CP 脉冲上升沿和下降沿的输入顺序主要会对四节拍顺序脉冲发生器的工作产生影响。
因为74LS194是上升沿触发，JK 触发器是下降沿触发，所以如果CP 是上升沿输入，那么四节拍发生器会如实验原理正常触发，即先触发74LS194进行并行送数，并使K=0，然后紧跟着的下降沿触发JK 触发器改变Q 的值并进行接下来的右移进程。
如果CP 是下降沿输入，那么JK 触发器会先触发，此时K=1、J=1，触发后会交换Q 和Q 的值。
r C 负脉冲过后，JK 触发器中Q=0，Q =1，所以Q 和Q 的值交换后Q =0，Q=1，即此时r C 1S 0S =101。
接着的上升
沿会触发74LS194使置入的数字右移，但因为之前并没有并行送数，所以QA 、QB 、QC 、QD 依然为0，K 依然为1。
第二个下降沿来到时再次触发JK 触发器，使Q 和Q 的值在交换一次，此时Q =1、Q=0，即此时r C 1S 0S =111，接着的上升沿会触发74LS194并进行并行送数，此时
它便会和CP 为上升沿输入时一样正常工作。
总结以上，CP 脉冲上升沿和下降沿的输入顺序最终都会使四节拍顺序脉冲发生器正常工作，但如果CP 脉冲是下降沿输入则会比其为上升沿输入的情况慢一个半时钟周期达到正常工作的状态。