第 3 章 集成逻辑门
数字电子技术第七章数字电子技术第三章ch5
二、 连线的检查
调试前，还需认真检查电路的接线是否正确，以 避免接错线、少接线和多接线。多接线一般是因为接 线时看错引脚，或在改接线时忘记去掉原来的接线而 造成的。这种情况在实验中经常发生，而查线又很难 被发现，调试中则往往会给人造成错觉，以为问题是 元器件故障造成的。如把输出电平一高一低的 两个 TTL 门的输出端无意中连在一起而引起输出电平下降 时，则很容易错误地认为是元器件损坏了。
整机联调一般只观察结果，将测得的参数与设计指标 逐一对比，找出问题，然后进行电路参数的修改，直到完 全符合要求为止。
3.5.3 调试注意事项
一、 熟悉仪器的使用
调试前，先要熟悉仪器的使用方法，并仔细加以检查，以避 免由于仪器使来自不当或出现故障而作出错误判断。
二、 将仪器和被测电路的地线连在一起
分块调试的一般步骤如下：
1. 静态测试
不加输入信号，测试调整模拟电路的静态工作点。对 于数字电路，则加入固定电平，再根据器件的逻辑功能测 试电路各点电位，以判断电路的工作是否正常。这样，可 发现电路存在的问题和找出损坏的元器件。静态测量时， 应选用高内阻 ( 2×104Ω/V ) 万用表或数字万用表进行测量。 对于 A / D 转换器和运算放大器，则需要内阻更高的仪器 (如数字电压表)进行测量。
二、 分块调试
在数字电路中，逻辑值 0 和 1 不是一个固定不变的 值，而是一个数值范围。
数字集成电路的逻辑电平标准
电路类型 参数名称
电源电压 / V
UOH / V UOL / V UIH / V UIL / V
HTTL
5 ≥2.4 ≤0.4 ≥2 ≤0.8
STTL
5 ≥2.7 ≤0.5 ≥2 ≤0.8
三、 调试前的准备
第三章 逻辑门电路
数字集成电路构成了各种逻辑电路，如各种门电路、编译码器、 触发器、计数器、寄存器等。
CMOS电路相比于TTL，具有功耗低、工作电压范围宽、抗干扰能力强等优点。
最常用的TTL电路是74LS/HC等系列，使用5V的电压逻辑“0”输出电压为小于等于0.2V，逻辑“1”输出电压约为3V。通常CMOS集成电路工作电压范围为3-18V，所以不必像TTL电路那样，要用正好的5V电压。CMOS集成电压的输入电阻很高，这意味着驱动CMOS集成电路时，所消耗的驱动功率几乎可以不计。同时CMOS集成电路的耗电也非常的省，用CMOS集成电路制作的电子产品，通常都可以用于干电池供电通常用于生产RAM和交换应用系统，在计算机领域里通常指保存计算机基本启动信息(如日期、时间、启动设置等)的ROM芯片。BiCMOS成为射频电路中用得最多的工艺技术。它结合双极性集成电路BJT的高速性能和高驱动能力，以及CMOS的高密度，低功耗和低成本等优点，既可用于数字集集成电路，也可用于模拟集成电路。
延时功耗积
扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。
扇出数的计算分两种情况: (a)拉电流和(b)灌电流
（a）带拉电流负载（高电平输出）
高电平扇出数:
（b）带灌电流负载（低电平输出）
特别要说明的是，源极在MOSFET里的意思是“提供多数载子的来源”。对NMOS而言，多数载流子是电子；对PMOS而言，多数载流子是电洞（空穴）。相对的，汲极（集电极）就是接受多数载流子的端点。
N沟道增强型MOSFET
结构（N沟道）
P沟道MOSFET
JFET的结构和工作原理
输入端的数目越多，则串联的管子也越多；
第三章逻辑门电路
4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，
它是74S系列的后继产品。
7．74ALS系列——为先进低 功耗肖特基系列，
t
50%
主要取决于存储时间ts， 5管门电路 tpd＝40ns
o tpHL tpLH
t
4、功耗
静态功耗：当电路的输出没有状态转换时的 功耗。 例如：便携计算机、手机和PDA等。 动态功耗：CMOS电路在输出发生状态转换时的 功耗。
5、延时——功耗积
Dp tpdPD
tpd=(tPLH+tPHL)/2用平均传输延迟时间， tPLH---由低电平转换到高电平所花的时间.
SN (1)
74 (2)
S (3)
195 (4)
J 封装的4位并行移位寄存器 (5)
司制造的采用陶瓷双列直插
封装形式 J：陶瓷双列直插封装 器件种类：4位并行移位寄存器 器件系列：肖特基74TTL电路系列 产品系列 74系列 制造厂商 SN：美国TEXAS公司制造
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。
输入电压在3.5V~5.0V范围对应高电平逻辑1 输入电压在0~1.5V范围对应低电平逻辑0
输入低电平上限VIL、输入高电平下限VIH、 输出低电平上限VOL、输出高电平下限VOH、
2.噪声容限
1
VOH(min) VNH VIH(min) VIL(max) VNL
1
在保证输出高、低电平基本不变 的条件下，输入电平的允许波动 范围称为输入端噪声容限。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CMOS电路应用较普遍，因为它不但适用于通用 逻辑电路的设计，而且综合性能最好。
概述
门电路:
用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路。
正、负逻辑的应用:
如果以输出的高电平表示逻辑 “ 1 ”，输出的低电平表示逻辑 “ 0 ”，则为正逻辑编码。反之则为负逻辑编码。
一般未加说明，默认采用“正逻辑”。
MOS集成电路又可分为：
(1) PMOS(P-channel Metel Oxide Semiconductor)、 (2) NMOS(N-channel Metel Oxide Semiconductor)
(3) CMOS(Complement Metal OxideSemiconductor)（4000 系列、54HC/74HC系列等）等类型。
串联限幅电路是利用二极管的截止状态起限幅作用。下 图为三种典型限幅电路，其中VREF为限幅电平。
限幅电平为VREF1的串联下限幅
当vI>VREF1，则D导通，vo=vI 当vI<VREF1，则D截止，vo=VREF1
串联双向限幅
双向限幅工作波形
如图所示。设图中，
限幅电平VREF2>VREF1。
当v I =0时，由于
开关等效电路
下图(a)给出了二极管组成的开关电路图，图(b)所示为
二极管导通状态下的等效电路，图(c)所示为二极管在截止状
态下的等效电路，图中忽略了二极管的正向压降。
使用注意事项
使用注意事项
☆ 由于正向导通时可能因流过的电流过大而导致二极管烧坏， 所以，组成实际电路时通常要串接一只限流电阻R，以限制
并联限幅电路
② 并联限幅电路
二极管并联限幅电路是利用二极管导通状态实现限幅，
其电路图如图所示。
注意：在限幅器中，应该注意二极管截止时，二极管两端的 反向电压不能超过二极管的击穿电压。
二极管钳位电路
2 二极管钳位电路
钳位电路是将输入信号波形的顶部或底部 钳位在某一电平。 钳位是利用二极管的导通实现的，也是有 一定条件的。
1 限幅电路 2 二极管钳位电路
3 构成分立元件门电路
限幅电路
1 限幅电路
功能是将输入波形的一部分传送到输出端 。限幅电路主 要应用于波形变换与整形。 常用限幅电路有: 串联限幅电路： 串联上限限幅 并联限幅电路: 并联上限限幅
串联下限限幅
串联双向限幅
并联下限限幅
并联双向限幅
串联限幅电路
① 串联限幅电路
概述
把若干个有源器件和无源器件及其连线，按照一定的功
能要求，制做在同一块半导体基片上，这样的产品叫集成电 路。若它完成的功能是逻辑功能或数字功能， 则称为逻辑集 成电路或数字集成电路，本章介绍的集成逻辑门属于SSIC。 数字集成电路按其内部有源器件的不同可以分为两大类： (1)双极型集成电路：采用双极型半导体器件作为元件构成， 简称TTL集成电路。
V REF2 >V REF1 ，则D 1 截止，D2导通，A点
电位为:
当vI≤VA时，D1截止，D2导通，输出vO≈VA，由D1实现下限 限幅，限幅电平为VA。
当vI≥VREF2时，D1导通，D2截止，输出vO≈VREF2，由D2实 现上限限幅，限幅电平为VREF2。
当VA＜vI＜VREF2时，D1导通，D2导通，输出vO≈vI。
TTL电路的“性能价格比”较佳，应用较广泛。
概述
二．单极型集成电路：MOS电路
采用金属-氧化物半导体场效应管(Metel Oxide Semi- conductor Field Effect Transister,简写为MOSFET)作为元件。
主要特点：结构简单、制造方便、集成度高、功耗低，但 速度较慢。
D1 D2 导通 导通 导通 截止 截止 导通 截止 截止
Y=AB
A B
&A D1 0V B D2 R Y
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 1
3kΩ
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0V 4.3V 4.3V 4.3V
D1 D2 截止 截止 截止 导通 导通 截止 导通 导通
第3章 集成逻辑门
教学基本要求
（1）掌握晶体管、MOS管开关特性。 （2）掌握TTL和CMOS门的逻辑功能、外部特性、主要参数和正确 使用方法。 （3）掌握门电路标准推拉输出、开路输出、三态输出的特点和应用。 （4）理解TTL和CMOS门电路的工作原理。 （5）了解ECL、I2L门电路的基本原理。
本章重点
(2) 单极型集成电路：采用电压控制型半导体器件作为元件构
成，简称MOS集成电路。
概述
一．双极型集成电路：TTL电路
主要特点：速度快、负载能力强，但功耗较大、集成度较 低。
双极型集成电路又可分为：
(1) TTL(Transistor Transistor Logic)电路（ 54/74系列、 54H/74H系列、54LS/74LS系列等）; (2) ECL(Emitter Coupled Logic)电路; (3) I２L(Integrated Injection Logic)电路等类型。
正向恢复时间
2． 开通时间 （正向恢复时间）
二极管从反向截止到正向导通的
时间称为开通时间 或正向恢复时间。
tr（上升时间）由iDmax=(VR+VF)/R下 降至iD=VF/R所需的时间
由于tr比ts＋tf小得多，所以忽略
不计，反向恢复时间成为影响二极管 开关速度的主要原因。
二极管的应用
三、二极管的应用
符号 CC
示例：
CE
CC 40 25 (1) (2) (3)
M (4) 温度范围： -55℃~+℃ 器件品种：3输入与非门
CE (1)
10 (2)
131 (3)
器件品种:双主从D触发器
器件系列 中国制造ECL器件
器件系列
中国制造CMOS器件
第3章 集成逻辑门
概述 3.1 晶体管的开关特性 3.2 TTL 集成逻辑门
这时开关两端点间呈现的电阻为无穷大； （2）开关S闭合时，开关两端电压V＝0，这 时开关两端点间呈现的电阻为零； （3）开关S的接通或断开动作瞬间完成； （4）上述开关特性不受其他因素（如温度 等）的影响。
稳态开关特性
一、二极管稳态开关特性
稳态开关特性（静态特性）：电路处于相对稳定的状态 下晶体管所呈现的开关特性。二极管的静态特性是指二极管 在导通和截止两种稳定状态下的特性。典型二极管的静态特
构成分立元件门电路
3 构成分立元件门电路
（1）二极管与门 （2）二极管或门
二极管与门
（1）二极管与门
5V D1 A D2 0V B +VCC(+5V) R 3kΩ
A
0 0 1 1
B
0 1 0 1
Y
0 0 0 1
Y
uA uB
0V 0V 0V 5V 5V 0V 5V 5V
uY
0.7V 0.7V 0.7V 5V
钳位条件
右图（a)是将输入脉 冲波形顶部钳位于零电平 的电路。 工作波形的钳位条件是： 1) 输入脉冲能使电路中的二极 管D导通
2) R>>rD (rD是二极管导通电阻)
3）rDC<< T1(输入脉宽) 4) RC>>T2(输入脉冲休止期)
发现问题(p61)
设右图(a)电路及输入 波形满足钳位条件： VREF≦uI的幅值 RC>>Ti>>rDC Ti是输入信号周期 rD是二极管导通电阻 所以输出波形（c） 没有问题。 电路（b）与波形（d） 有问题吗？ 图（a）是将输入脉冲波形顶部钳位在VREF的电路，波形如图（c）所示。 图（b）是将输入脉冲波形底部钳位在－VREF的电路，波形如图（d）所示。
3.3 ECL和I2L电路
3.4 MOS逻辑门
3.5 CMOS电路
3.6 VHDL描述逻辑门电路
3.1 晶体管的开关特性
开关特性
晶体二极管开关特性 晶体三极管开关特性
理想开关特性
晶体二极管具有单向导电性，在数字电路中工作在 开关状态下。
一个理想开关应具有如下特性：
（1）开关S断开时，通过开关的电流i＝0，
性曲线(又称伏安特性曲线)如下图所示
开关特性曲线
(a)
(b)
(c)
(a)为实际特性，（b)为理想特性，（c)为折线化近似特性 从特性曲线可知，二极管的电压与电流关系是非线性的。其正、 反向特性如下：
正向特性
1． 正向特性
门槛电压( Vth又称阈值电压): 使二极管开始导通的正向电压,有时又称为导通电压,对于硅 二极管Vth≈0.6~0.7 V，锗二极管Vth≈0.2~0.3 V。 ※ 正向电压小于Vth时 ：管子处于截止状态，电阻很大、正 向电流接近于0，二极管类似于开关的断开状态 ； ※ 正向电压等于Vth时 ：管子开始导通，正向电流 开始上
出。关系公式： vBE≈ vI -RBiB 晶体单管共射电路
vo=vCE =VCC-RCiC
电压传输特性
电压传输特性：电 路的输出电压vo与输
入电压vI的函数关系
曲线。
晶体单管共射电路电压传输特性
稳态工作状态
晶体三极管作为开关，有两个稳态工作状态： (1) 稳态时工作在截止状态，称为稳态断开状态。此时 iC≈0，vO≈VCC。 (2) 稳态时工作在饱和状态，称为稳态闭合状态，此时 iB＞iBS，vo=VCE(set)≈0.3V
Y=A+B
A B
≥1
Y
晶体三极管开关特性
在一般模拟电子线路中，晶体三极管