第三章集成逻辑门电路例题补充
《集成逻辑门电路》练习题及案
《集成逻辑门电路》练习题及答案[3.1] 在图P3.1（a ）、（b ）两个电路中，试计算当输入端分别接0V 、5V 和悬空时输出电压0v 的数值，并指出三极管工作在什么状态。
假定三极管导通以后BE v ≈0.7V ，电路参数如图中所注。
[解]（a ）当输入端悬空时，BE v =-10V ，三极管处于截止状态，0v =10V 。
当输入端接I v 时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压E v 和等效电阻E R 串联的单回路，如图A2.1（a ）所示。
其中1.51.520101I ⨯+-=＋v v v E ， Ω==k 1.41.5//20E R若I v =0V ，则E v = -2.03V ，故三极管处于截止状态，V 10O =v 。
若I v =5V ，则E v =1.95V ，,mA 3.0mA 1.47.095.1=-=B i 而临界饱和基极电流mA16.023010=⨯-=CESBS v I ，可见BS B I i 〉，三极管处于饱和导通状态，V 3.00≈=CES V v 。
（b ）当输入端悬空时，用戴维宁定理可将接至基极与发射极间的外电路等效地化成由E v 和E R 串联的单回路，如图A2.1（b ）所示。
其中P3.1V1.1V )7.43187.43855=+⨯+++-=（E v ，Ω=+=k 4.518//)7.43(E R 。
所以mA 047.02505mA 074.0mA 4.57.01.1=⨯-==-=CES BS B v I i 。
而，故,BS B I i 〉三极管处于饱和导通状态，V 3.00≈=CES V v 。
当输入端接有1v 时，仍将接到基极与发射极间的外电路简化为E v 与E R 串联的形式，如图A2.1（c ）所示。
其中V7.4187.48⨯++-=ＩＩv v v E ， Ω==k 7.318//7.4E R若I v ＝0V ，则 V 66.1，v E -三极管截止，V 50=v 。
组合逻辑电路习题解
时输出0，输入为0时输出1。 只有当所有输入都为1时， 只要有一个输入为1，输出
输出才为0。
就为0。
逻辑代数基本定律
同一律
A+0=A，A·1=A
零律
A+1=1，A·0=0
互补律
A+¬A=1，A·¬A=0
交换律
A+B=B+A，A·B=B·A
结合律
(A+B)+C=A+(B+C)，(A·B)·C=A·(B·C)
ga…
gat…
实现逻辑与运算，符号为“·” 实现逻辑或运算，符号为
或“∧”，只有当所有输入 “+”或“∨”，只要有一
都为1时，输出才为1。
个输入为1，输出就为1。
实现逻辑非运算，符号为
实现逻辑与非运算，即先与 实现逻辑或非运算，即先或
“¬”或“—”，输入为1 后非，符号为“⊕”或“↑”， 后非，符号为“↓”或“⊖”，
包括真值表、逻辑表达式、 卡诺图和逻辑图四种表示方 法，它们之间可以相互转换 。
组合逻辑电的 分析与设计方法
分析方法包括根据逻辑图写 出逻辑表达式、列出真值表 、分析电路功能等步骤；设 计方法包括根据实际需求确 定输入/输出变量、列出真值 表、化简逻辑表达式、画出 逻辑图等步骤。
拓展延伸内容探讨
复杂组合逻辑电路的设计
对于较复杂的组合逻辑电路，可以采用分级设计的方法，将整体功能划分为若干个相对简 单的子功能，分别设计子电路，最后将子电路组合起来实现整体功能。
组合逻辑电路中的竞争与冒险
当多个输入信号同时变化时，可能会在输出端产生瞬间的错误信号，这种现象称为竞争； 如果这种错误信号持续时间较长，且不能被后续电路所忽略，则称为冒险。为了避免竞争 和冒险，可以采取增加冗余项、引入选通脉冲等方法。
合工大第3章 组合逻辑电路 (1)
解：1）由题意进行逻辑抽象。
令特快为A、直快为B，慢车为C ；并以YA 代表允许特快进 出站，YB代表允许直快进出站，YC代表允许慢车进出站。
经过逻辑抽象，可列真值表： 2）写出逻辑表达式。 A B C 0 0 0 1 0 YA YB YC 0 0 0
YA A， YB AB， YC ABC
3）根据题意，变换成与非形式
YA A， YB AB， YC ABC
0
× × 1 0 0 1 × 0 1 0 0 1 0 0 1
设计例1
YA A， YB AB， YC ABC
4）画出逻辑电路图。
A
YA A 1 & 1
AB
YB
ABC YC
B
1
&
1
C
设计例 2
例2 设计一个表决电路，该电路输入为A、B、C，输出是Y。 当输入有两个或两个以上为1时，输出为1，其他情况输出 为0。用与非门设计该表决电路。 解：
3.3.1 编码器 (Encoder)的概念与分类
一、 4 线─2线普通编码器
（1） 逻辑图
& I0 1 ≥1 Y1 I1 1 &
输
输
I0 I1
Y1 Y0
I2
1
&
I2
≥1 Y0
入
I3 1 &
出
I3
（2）普通4 线─2线编码器逻辑框图 （3）逻辑功能表
I0 I1 I2 I3 Y0 Y1
4 输 入
二 进 制 码 输 出
Y0 Y1 Y2
YEX
Ys
15
⑴管脚定义
I 0 ～I 7 ：输入，低电平有效。优先级别依次为 I 7 ～I 0
逻辑门电路习题答案 ppt课件
2.14 写出图P2.14所示TTL电路
的输出函数的逻辑表达式，并 列出真值表。
A B
C
+5V
EN
≥1 Y
C1,Y0
=1 D
图 P214
C0,Y1AB(0D)0AB0AB YAB C
2.15 哪个电路是正确的？并写出其输出函数Y的逻辑表达式。
5V
A
&
B
◇
C
&
◇
D
R
A
&
10K
B
◇
Y1
C
&
◇
D
(a) √ Y1 AB•C
D
D
&
R
(a) √
图 P2.12
(b)
2.13判断图P2.13所示电路能否实现逻辑与？
5V
5V
10k
1k
A& B
Y1
50
A B
X,烧坏
(a)
5V
1k
Y3
A&
50
A
B
10k
B
(c) √
图 P2.13
10k
& ◇
5
1k
Y2
50
(b) √
5V
1k
Y4
&
◇
5
10k
50
(d) X,OC门不能 输出高电平
A B
＆
Y1
EN
Y1 AB
(a) x
A B
＆
Y2
A B
＆
Y3
EN
EN
VCC
Y2 AB
(b) √
图 P2.11
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
第三章集成逻辑门电路例题补充
第三章集成逻辑门电路例题补充第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
V V V 020011DDF≈+=DDDD44DD599F210101021010V V V V ≈+≈⨯+=故电路实现了非逻辑功能。
【例2-3】试写出由TTL门构成的逻辑图如图2-3所示的输出F。
&≥1F ≥1AB图2-3 例2-3门电路解：由TTL门输入端悬空逻辑上认为是1可写出【例2-4】试分别写出由TTL门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
&&B F10kΩ图2-4 例2-4门电路解：由TTL门组成上面逻辑门由于10kΩ大于开门电阻R ON，所以，无论A、B为何值。
由CMOS门组成上面逻辑门由于CMOS无开门电阻和关门电阻之说，所以，。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T截止，ν1大于何值时，三极管T饱和。
解：设v BE=0V时，三极管T截止。
T截止V CCv Iv O +10VABAF=++⋅=11≡FABF=时，I B =0。
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
数字电路与数字逻辑3组合逻辑电路习题解答
3 33习 题1．解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 011111111电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。
2．解：处于工作状态的译码器C 、D 应输入的状态C D ① 0 0 ② 0 1 ③ 1 0 ④11逻辑功能：由74LS139构成的4线—16线译码器3．解：由图可见，74HC138的功能扩展输入端必须满足E 1＝1、032==E E 才能正常译码，因此E 1＝A 3＝1；542A A E =，即A 4＝1，A 5＝1； 0763=+=A A E ，即A 6＝0，A 7＝0。
所以，该地址译码器的译码地址范围为A 7A 6A 5A 4A 3A 2A 1A 0＝00111A 2A 1A 0＝00111000～3 3400111111，用十六进制表示即为38H ～3FH 。
输入、输出真值表如表P3.3-1所示。
表3.3-1 地址译码器的真值表4．解：由图写出逻辑函数并化简，得02460246L Y Y Y Y Y Y Y Y A BC ABC ABC ABC C ==+++=+++=5． 解：F AB B C A B C AB C ABC ABC =+=+++3 359．解：4选1数据选择器的逻辑表达式为： 301201101001D A A D A A D A A D A A Y +++=将A 1=A ，A 0=B ，D 0=1，D 1=C ，C D =2，D 3=C 代入得 ABC C B A BC A C B A C B A ABC C B A BC A B A Y ++++=+++=根据表达式可画出波形图：C ABL10．解：（1）写出逻辑函数表达式： C AB C B A BC A C B A C B A L ++++=（2）用卡诺图化简3 3611．解：567m m m ABC C B A ABC C AB AC AB L ++=+++=+=13． 解：D C B D C D D C A D C B D C C A F +++=++=)(0⋅+++=+++=CD D C D C A D C AB D C B D C D C A D C A令A 1=C ，A 0=D ，AB D =0，A D =1，D 2=1，D 3=0 连线图：14． 解：3 371。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。
解：设v BE =0V 时，三极管T 截止。
T 截止时，I B =0。
此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。
此时V CC v Iv O+10V -V BBVV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F=mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。
2-2 一个电路如图2-6所示。
⒈ 已知V CC =6V ，V CES =0.2V ，I CS =10mA ，求集电极电阻R C 的值。
⒉ 已知三极管的β=50、V BE =0.7V 、输入高电平V IH =2V ，当电路处于临界饱和时，R b值应是多少？ 解：⒈ Ω=-=-=k I V V R 58.0102.06CS CES CC C⒉ 临界饱和时，I B =I BS 。
mA I I 2.05010CSBS===βΩ=-=-=k I V V R 5.62.07.02BS BE I b2-3 在图2-6所示电路中，当电路其他参数不变，仅R b 减小时，三极管的饱和程度是减轻还是加深？仅R C 减小时，三极管的饱和程度是减轻还是加深？解：R b 减少时，I B 增加，在I C 不变的前提下，三极管的饱和程度加深了。
R C 减小时，I CS 增加，在I B 不变的前提下，三极管随着I C 增加，饱和程度将减轻。
2-4 为什么说TTL 与非门输入端在以下三种接法时，在逻辑上都属于输入为0？ ⒈ 输入端接地；⒉ 输入端接低于0.8V 的电源；⒊ 输入端接同类与非门的输入低电平0.4V .解：因为四种系列的TTL 与非门的V IL(max)都等于0.8V ，所以小于、等于0.8V 的输入在逻辑上都为0。
2-5 为什么说TTL 与非门输入端在以下三种接法时，在逻辑上都属于输入为1？ ⒈ 输入端接同类与非门的输出高电平3.6V; ⒉ 输入端接高于2V 电源； ⒊ 输入端悬空。
解：四种系列的TTL 与非门的V IH(min)=2V ，当v I ≥2V 时，逻辑上为1。
此时，发射极电流不会从发射极流出。
当输入端悬空时，因没有发射极电流的通路，也不会有发射极电流从发射极流出，与输入端接高电平等效，故TTL 门输入端悬空，逻辑上认为是1。
2-6 在挑选TTL 门电路时，都希望选用输入低电平电流比较小的与非门，为什么？ 解：负载门的输入端电流小，驱动门的负载电流才小，才可能带更多的门。
2-7 在实际应用中，为避免外界干扰的影响，有时将与非门多余的输入端与输入信号输入端并联使用，这时对前级和与非门有无影响？解：有影响。
将使前级拉电流负载随并联输入端数成正比例增加。
2-8在用或非门时，对多余输入端的处理方法同与非门的处理方法有什么区别？解：对于或非门，其多余输入端必须接低电平，否则输出端将永远固定为低电平。
而与非门的多余输入端必须接高电平。
2-9异或门能作为非门使用吗？为什么？解：异或门可以作为非门使用。
因为根据B A B A B A F +=⊕=，若使A F =，必须一端接A ，另一端接高电平。
此时A A A F =⋅+⋅=112-10 根据图2-7(a )TTL 与非门的电压传输特性、输入特性、输出特性和输入端负载特性，求图中(b )中的v o1~v o7的各个值。
解：已知所求电路、电压传输特性、输入特性、输出特性和输入端负载特性如图2-7所示。
由电压传输特性看出：V OH =3.6V ，V OL =0.2V ；阈值电压V T =1.4V 。
从输入特性看出：IILv Iv O图2-6 三极管电路v O (V)≈1.4mA 。
从输入负载特性看出：R I =1.4k Ω时，V I =1.4V 。
从输出特性看出v O =0.8V 时，I L =20mA ；v O =0.6V 时，I L =15mA 。
据此，可写出：v O1=0.2V ；v O2=3.6V ；v O3=0.2V ；v O4=3.6V ；v O5=3.6V ；v O6=0.2V ；v O7=0.6V （10×1.4=14mA ）。
2-11已知两个相同的TTL 非门连接如图2-8 (a )所示，非门的传输特性曲线如图(b )所示，其输入电压波形如图(c )所示，试画出 v o1和v o2的波形图，从画出的波形图你能得出什么结论？解：已知所求电路、电压传输特性、和输入电压波形如图2-8所示。
非门的输出电压v O 必须遵循电压传输特性随输入电压v I 变化。
v I ＜1V 时v O =3V ，v I ＞2V 时v O =0.3V ，1V ＜v I ＜2V 期间v O 随v I 线性减少。
据此，画出v I ＜1V 时v O =3V ，v O1和v O2的波形如图2-9所示。
v O (V)I (V)vv O2I (a)电路I (V) (b)传输特性 v (V)v I (V) (c)输入电压波形 图2-8 TTL 与非门电路、传输特性和输入电压波形图2-7 TTL 与非门的特性及门电路O1O4O5O2O3 O6(b) TTL 与非门的门电路2-12 在图2-10电路中，G 1、G 2是两个集电极开路与非门，每个门在输出低电平时允许灌入的最大电流为I OLmax =16mA ，输入高电平电流I OH <250μA 。
G 3~G 6是四个TTL 与非门，它们的输入低电平电流I IL =1.6mA ，输入高电平电流I IH <5μΑ，计算外接负载电阻为R L 的取值范围，即R Lmax 和R Lmin 之值。
解：7400系列与非门的I IL =1.6mA ，I IH =40μA 。
两个OC 门中只要有一个输出为低电平，线与的结果就为低电平。
此时的低电平不得大于V IL(max)=0.8V 。
故Ω=⨯--=--=k I I V V R IL OL IL CC L 44.06.14168.054(max)(max)min两个OC 门的输出全为1时，线与的结果才为1。
输出高电平不得低于V IH(min)=2V 。
TTL 与非门有一个输入端接高电平就有一个倒置三极管时的I e 电流，为此Ω≈⨯+⨯-=+-=k I I V V R IH OH IH CC L 55.404.0425.022542(max)max故R L 应在0.44～4.55k Ω之间选取某一标称值。
三个逻辑电路的功能是否一样，并分别写出F 1、F 2、F 32CA(b)F 3A(c)图2-11 门电路逻辑图AV CCF 1(a)解：根据逻辑门的功能和OC 门线与的特点，可以写出C A AB C A AB F +=⋅=1图2-10集电极开路门电路C A AB F +=2C A AB C A AB F +=⋅=3因为F 1=F 2=F 3，说明三个电路的逻辑功能是一样的。
2-14F 1、F 2的逻辑表达式。
(a)ABC(b)图2-12 TTL 门电路逻辑图解：E =0时，AB F =1；E =1时，CD F =1。
将二者合并起来，可写成E CD E ABF ⋅+⋅=1因有5k Ω的存在，所以BC F =2。
2-15用CMOS 实现逻辑表达式B A F +=，并画出电路图。
解：AB B A F =+=即为与非门，参见图2-13。
2-16 写出图2-14、F 、F 的逻辑表达式或真值表。
CA(a)DD AB(b)F 3(c)图2-14 MOS 门电路逻辑图V DD解：图(a )的C =1时，最上面的PMOS 管和最下面的NMOS 管都导通, A F =1。
C =0时，最上面的PMOS 管和最下面的NMOS 管都不导通，输出F 呈现高阻态。
图(b )的A =1时，传输门导通，MOS 管不导通，B F =2。
A =0时，传输门截止，MOS管导通，构成CMOS 非门，此时B F =2。
图(c )的传输门始终导通,A A F =⊕=13。
2-17 已知几种门电路及其输入A 、B 的波形如图2-15(a )、(b )所示，试分别写出F 1~F 5的逻辑函数表达式，并画出它们的波形图。
AB(b)图2-15 门电路逻辑图及波形图A BA BA B=1A BF 5(a)A B解：⑴AB F =1有0为1，全1为0⑵B A F +=2有1为0，全0为1 ⑶AB B A F =+=3 有0为0，全1为1 ⑷B A B A F +=⋅=4 有1为1，全0为0⑸B A B A B A F +=⊕=5 相同为0，不同为1 2-18 试说明能否将与非门、或非门、异或门当做反相器使用？如果可以，各输入端应如何连接？解：能。
将与非门的输入端并接或将其中一端接高电平、或非门的输入端并接或将其中一端接低电平、异或门的其中一端接高电平，如图2-17所示。