第3章逻辑门电路1
合集下载
23逻辑门电路
压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用 VIL（max）表示。产品规定VIL（max）≥0.8V。
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电
压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用 VIH（min）表示。产品规定VIH（min）≤2V。
3
2T 2
1
R e2 1kΩ
Vo
3
2T 3
25
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
+ VC C（ + 5 V ） R c4
T4
1
导通
D 导通
T3
1
截止
3 2
充电
3 2
Vo CL
+ VC C（ + 5 V ） R c4
T4
1
截止
D 截止
T3
1
导通
3 2
3 2
放电
Vo CL
D1 A
B
D2
C
D3
R 3kΩ
P D4
D5
1
R1 4.7kΩ
+VCC（+5V） Rc 1kΩ
3
L
2T
20
3.3 TTL逻辑门电路
一、TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构
+ VC C （ + 5 V ） R
A
NP PN
B
NP
C
NP
+VCC(+5V) R b1
3
A B
T1
C
21
+ VC C（ + 5 V ）
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电
压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用 VIH（min）表示。产品规定VIH（min）≤2V。
3
2T 2
1
R e2 1kΩ
Vo
3
2T 3
25
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
+ VC C（ + 5 V ） R c4
T4
1
导通
D 导通
T3
1
截止
3 2
充电
3 2
Vo CL
+ VC C（ + 5 V ） R c4
T4
1
截止
D 截止
T3
1
导通
3 2
3 2
放电
Vo CL
D1 A
B
D2
C
D3
R 3kΩ
P D4
D5
1
R1 4.7kΩ
+VCC（+5V） Rc 1kΩ
3
L
2T
20
3.3 TTL逻辑门电路
一、TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构
+ VC C （ + 5 V ） R
A
NP PN
B
NP
C
NP
+VCC(+5V) R b1
3
A B
T1
C
21
+ VC C（ + 5 V ）
第三章 组合逻辑电路
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
第3章 门电路
山东大学(威海)机电与信息工程学院 邹晓玉 26
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
数电第三章讲解
TP管和TN管同时导通。 在电源VDD和地之间建立
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
第三章 门电路
第三章门电路第三章门电路3.1 概述TTL电路问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。
若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。
最简单的数字集成电路是集成逻辑门。
集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。
双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)等。
单极性MOS门主要有PMOS门(P沟道增强型MOS 管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门……门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理如图1所示。
图1高/低电平都允许有一定的变化范围如图2所示。
正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1图 2 3.2 半导体二极管门电路二极管的结构如图3所示：PN结+ 引线+ 封装构成图33.2.1二极管的开关特性如图4，高电平：V IH=V CC，低电平：V IL=0图43.2.2二极管与门最简单的与门可以用二极管和电阻组成,图5是有两个输入端的与门电路。
图中A，B为两个输入变量，Y为输出变量。
图5 二极管与门电路及图形符号设VCC=5V，A，B输入端的高、低电平分别为VIH=3V，VIL=0V，二极管D1，D2的正向导通压降VDF=0.7V。
由图可见，A，B当中只要有一个是低电平0V，则必有一个二极管导通，使Y=0.7V。
只有A，B同时为高电平3V时，Y才为3.7V。
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
数电-第三章逻辑门电路
典型时序逻辑电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
延迟时间 td 上升时间 tr
开通时间
ton
ts tf
存储时间 ts
下降时间 tf
t
关闭时间
toff
BJT的转换过程需ton和toff的原因：
VCC
RC
iC
BJT基区存在电荷存储效应
Rb
vI
T vO
总结：
①当BJT由截止到饱和导通需基区电荷积累时间—开通时间ton ②当BJT由饱和导通到截止需基区电荷消散时间—关闭时间toff
1
T2、T3截止，T4导通
V
V
vo≈3.6V
四、 TTL反相器的电压传输特Avo性(Vo~BVi)
C
D
0.5V 1.2V
E vi
(2)BC段： 0.5V<vI<1.2V,
Rb1
Rc2
Rc4
vI
vI
负载T4
T1
T2
D vO
T3
负载
Re2
BJT反相器
输出级 中间级 （倒相级）
二. 工作原理
倒置的放大状态
正向偏置 反向偏置
Rb1
2.1 V
0.9V
Rc2
vI
3.6V
T1
T2
0.7V
Re2 全导通，2.1V
VCC
Rc4
截止
T4
D 0.2V vO =0.2V
T3
负载
实现了：
输入高，
工作状态 偏流条件
截止 iB≈0
放大
0 < iB <
I CS
饱和 iB > I CS
偏置情况
发射结和集 电结均为反偏
发射结正偏， 发射结和集 集电结反偏 电结均为正偏
工 集电极电流 作 特 点 管压降
iC ≈ 0 VCE ≈ VCC
iC ≈ iB
iCi＝C＝ICISC≈S≈V
CV R
CC
Rc
C
c
且不随iB增加 而增加
vO
负载
Rc2 T2
Re2
ii)输入从0到1
VCC
输出从1到0时
深度饱和，ce之
Rc4
间呈低阻——
饱和导通电阻
T4
D T3
vO
负载
CL经饱和导通的T3迅 速放电， τ放很小， vC 很陡峭。
四、
TTL反相器的电压传输特性(
vo A
vo~
B
vi
)
C
D
0.5V 1.2V
E vi
(1)AB段： vi 很小， vi <0.5V, T1饱和导通 VB2=vI+0.2V<0.7V
输出低
饱和
0.9V Rb1
vI
T1
0.2V
Rc2 T2
导通需2.1V
Re2
截止 实现了：输入低，输出高
VCC
0.7V Rc4
T4
导通
D vO ≈5V-1.4V
T3 负载 =3.6V
❖由上分析电路的输出和输入 之间满足非逻辑关系
FA
❖输出级T3和T4总是一个导通而另 一个截止，——称为推拉式或推挽 式输出电路。
Vcc
A Rb
Rc L
T
①当vi<V1时，T截止, vo≈+Vcc，输出高电平。 ②当vi>V2时，T饱和导通, vo=VCES≈0.2V，输出低电平。
vi vO 截止
vo
③当V1<vi<V2时，T处于放大状态,
vi 增大，v o减小， v o和 vi 呈近似线性
关系 。
放大
饱和 ❖若vi的取值使BJT只工作于截止 和饱和态，则
VCE＝VCC－iCRc VCES ≈ 0.2~0.3 V
c、e间等 效内阻
很大，约为 数百千欧，相 当于开关断开
可变
很小，约为数 百欧，相当于 开关闭合
2、BJT的动态开关特性
vI +VB2
VCC
RC Rb
vI
iC T vO
O -VB1
iC ICS
0.9ICS
0.1ICS
O
tr
td
t 上升沿和下降沿都有延时。
如欲↘ton ，加大正向基极电流； 如欲↘toff ，加大反向基极电流。
回忆：
TTL电路 ①BJT 截止→饱和导通 开通时间ton ②BJT 饱和导通→截止 关闭时间toff
原因： BJT基区电荷存储效应
如欲↘ton ，加大正向基极电流； 如欲↘toff ，加大反向基极电流。
3.2.2 BJT反相器的动态性能
O 逻辑0 V1
满足非门的逻辑关系，即 L=A
vI
V2 逻辑1
A
1
_
L=A
传输特性曲线
3.2.2 BJT反相器的动态特性
Vcc
A Rb Vi
Rc L
T
Vo
BJT反相器动态性能差，工作 速度低，其原因有二：
1.BJT动态特性差
T 截止 饱和导通 需 基区电子电荷存储时间 （开通时间）
T 饱和导通截止 需基区电子电荷消散时间 （关闭时间）
BJT反相器动态特性不理想 针对开关器件BJT：
TTL反相器
TTL反相器中加入了输入极，加速了BJT基区存储 电荷的存储和消散，提高了器件开关速度。
针对电容性负载
TTL反相器引入了推挽式输出级，加速负载电容的 充放电过程，减少了时延。
3.2.3 TTL反相器的基本电路
一. 电路结构
输入级 VCC
❖二极管D保证T3饱和导通时T4可 靠地截止。
三. 输入级和输出级的作用
1、输入级的作用: 提高BJT管子开关速度，改善动态特性。
T4导通，做电压跟随
VCC
放大区
3.6
vI
0.2 集电极电流
Rb1
0.9V
T1
1.4V
基区电荷迅速消散
Rc2 T2 饱截 止和
Re2
相当于一
R个c4 小电阻
T4
集电极电流加大，
开关断开
截止状态
-2V 0.3V
使发射结反偏或 小于死区电压
vCE ≈VCC
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB > IBS iC≈ICS=VCC/RC
开关闭合
C D
饱和状态
5V
较大正偏 电压
0.2~0.3V
c、e间相当于一个受iB控制的开关
表3.2.1 NPN型BJT三个工作状态的特点
第3章逻辑门电路1
第三章 逻辑门电路
前面：基本逻辑运算（逻辑门）做为黑匣子，只关心 输入、输出间的逻辑关系
本章：打开黑匣子，了解内部结构、工作原理，掌握外特性。
两大类结构逻辑门电路：TTL、CMOS
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB ≈ 0 , iC ≈ 0
2.考虑电容性负载在输出电平转换过程中的充、放电时间
1）输出电压由低向高过渡
VCC
τ充电=RCCL 2）输出由高向低过渡
放Hale Waihona Puke =R等效CLRcvi
Rb
vo
CL
充电过程延长了 vo 的上升时间
放电过程延长了 vo 的下降时间
VCC
由以上两个原因，基本BJT反 相器的动态特性不理想
Rc
vo
vi Rb
CL
D T3迅速截止 vO
T3饱和 负载
饱和到截止，需要基区电荷消散时间
VCC
3.6 0.2
Rb1
vI
vI
T1 截止
提供大的 基极电流
Rc2 T2
Re2
Rc4 负载T4
D
T3
vO
负载
2、输出级的作用：
VCC
i)输入：由1 0
输出：由0 1
Rc2 T2
Re2
Rc4 T4 D
T3
VCC通过射极跟随器向CL 充电， τ充很小，vo 很快。