Cadence新手简明教程
cadence教程
cadence教程Cadence 是一款流行的电路设计和仿真工具。
它广泛应用于电子工程领域，可以帮助工程师进行电路设计、布局、仿真和验证。
以下是一个简单的 Cadence 教程，帮助你快速入门使用该软件。
第一步: 下载和安装 Cadence首先，你需要从 Cadence 官方网站下载适用于你操作系统的Cadence 软件安装包。
在下载完成后，双击安装包文件并按照安装向导的指示进行安装。
第二步: 创建新项目打开 Cadence 软件后，你将看到一个初始界面。
点击“File”菜单，然后选择“New”来创建一个新的项目。
第三步: 添加电路元件在新项目中，你可以开始添加电路元件。
点击菜单栏上的“Library”按钮，然后选择“Add Library”来添加一个元件库。
接下来，使用菜单栏上的“Place”按钮来添加所需的电路元件。
第四步: 连接电路元件一旦添加了电路元件，你需要使用连线工具来连接它们。
点击菜单栏上的“Place Wire”按钮，然后将鼠标指针移到一个元件的引脚上。
点击引脚，然后按照电路的设计布局开始连接其他元件。
第五步: 设置仿真参数在完成电路布局后，你需要设置仿真参数。
点击菜单栏上的“Simulate”按钮，然后选择“Configure”来设置仿真器类型、仿真时间等参数。
第六步: 运行仿真设置完成后，你可以点击菜单栏上的“Simulate”按钮，然后选择“Run”来运行仿真。
仿真过程会模拟电路的运行情况，并生成相应的结果。
总结通过这个简单的 Cadence 教程，你了解了如何下载安装Cadence 软件、创建新项目、添加电路元件、连接元件、设置仿真参数和运行仿真。
掌握了这些基本操作后，你可以进一步学习和探索 Cadence 的更多功能和高级技巧。
祝你在使用Cadence 中取得成功！。
cadence PCB 画图(傻瓜教程快速入门)
cadence画PCB板傻瓜教程（转帖）一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。
点击开始菜单，然后依次是所有程序—打开cadence软件—》一般选用DesignEntryCIS，点击Ok进入CaptureCIS。
接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。
2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMATIC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。
点击上侧工具栏的Projectmanager（文件夹树图标）或者是在操作界面的右边都能看到进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。
1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1PageProperties，在PageSize中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1."olb的原理图库文件，右键单击该文件，选择Save，改名存盘；（注意：在自己话原理图库或者封装库的时候，在添加引脚的时候，最好是画之前设定好栅格等参数，要不然很可能出现你画的封装，很可能在原理图里面布线的时候通不过，没法对齐，连不上线！）3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。
右键单击刚才新建的olb库文件，选NewPart，或是NewPartFromSpreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。
Cadence_SPB16.2入门教程——建立封装
Cadence_SPB16.2入门教程——建立封装零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置，是纯粹的空间概念。
因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。
像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。
Cadence_SPB16.2入门教程——焊盘制作建立封装2.1 新建封装文件用Allegro来演示做一个K4X51163内存芯片的封装。
打开程序->Cadence SPB 16.2->PCB Editor，选择File->New，弹出新建设计对话框，如图2.1所示。
图2.1 新建封装在Drawing Type列表框中选择Package symbol，然后点击Browse按钮，选择保存的路径并输入文件名，如图2.2所示。
图2.2 选择保存封装的路径点击打开回到New Drawing对话框，点击OK退出。
就会自动生成一个bga63.dra的封装文件。
点击保存文件。
2.2 设置库路径在画封装之前需要在Allegro设置正确的库路径，以便能正确调出做好的焊盘或者其它符号。
打开之前建立的封装文件bga63.dra，选择Setup->User Preferences，如图2.3所示。
图2.3 设置路径弹出User Preferences Editor对话框，如图2.4所示。
图2.4 User Preferences Editors对话框点击Paths前面的‘+’号展开来，再点击Library，现在只需要设置两个地方就可以了，padpath(焊盘路径)和psmpath(封装路径)。
点击padpath 右边Value列的按钮。
弹出padpath Items对话框，如图2.5所示。
cadence入门教程
现在建立工程，新建一个 Library，如下左图，出现的对话框如下有图：
在上右图中选择合适的目录，并敲入名字，这里取的是 inv，这就是新建的文件夹的名字， 以后的各种文件都在这个文件夹下。OK 后出现下面对话框
这个对话框是选择是否链接 techfile，如果只是原理图仿真而不用画版图，就选择 Dont need a techfile，这里我们要画版图，而且有工艺库，选择 Attach to an existing techfile，OK 后出现下面对话框：
然后要把它做成一个 symbol，记得保存，不但要 x（检查并保存）也要 s（保存），否 则 symbol 不一定同步。
点击 design 的 create cellview 的 from cellview，如下图：
出现下图：
点击 ok，得下图：
这里我们不需要更改，直接 OK，得下图：
这就是封装后的 symbol，只有接口，其中 instance name 和 partname 可以更改，点击， 按键 q，改为 inv
将出现如下图的 results 窗口：
双击 tran-tran，出现如下：
有个 net18 和 net22，当然这个名字可能各易。右键 net18 会出现上图的情况，其中 append 表示在当前图形窗口中添加 net18 的图形，如果当前没有图形窗口则显示 net18 的图形。其 他的这里不介绍了。 下图中可以看到，net18 是非门的输出，net22 是输入，也即信号。
建立完了的测试电路如下：
在这里加了个负载电容，容量为 50fF，f 是比 p 还小三个数量级的单位，为 10 的-15 次 方。其他的仿真和上面介绍的是相同的。
选中 inv，按键 e，点 OK，可以进入其内部电路，ctrl+e 可以退回。 点击连接 gnd 的线，然后按键 q，看线的属性，如下图：
cadence入门指导
Cadence基本操作--Carfic文介绍C adence软件的入门学习，原理图的创建过程，本教程适合与初学着，讲得尽量的详细和简单，按照给出的步骤可以完全的从头到尾走一遍，本教程以最简单的共源放大器为例。
打开终端，进入文件夹目录，输入icfb &或者virtuoso&启动软件。
1.原理图绘制1.点击Tools的Library Manager，如图1图12.下一步，建立新的库File-New-Library，在name处取新库的名字（图2），并关联相应的工艺库，这次关联的工艺库是tsmc18rf（见图3，4）。
图2图3 图43.接下来在，新建库（CS）下面建立原理图，在manager中点击新建的库，再点击File-New-Cell View，并取名字，此处仍取名cs（图5）。
出现原理图（图6）图5 图6接下来可以进行原理图绘制，首先介绍几个快捷键：F：调节界面至最全最合适模式M：移动器件I：加入器件Q：调整器件参数W：连线C：复制器件R：旋转器件，在移动，复制和加器件的时候可以使用X：保存电路并且检查是否有error和warningL：给线标注名字，名字相同即相连，尽量不要取关键字的名字，如vdd！，gnd！等P：加pin脚，在做symbol的时候使用，pin的名字和线的名字一样的时候，默认相连接。
E：进入symbol下一层电路shift+M：移动器件不会影响线shift+W：粗线shift+R：镜像器件ctrl + E：返回上一层电路图4.第一步，先按I（图7），再选择tsmc18rf库，在cell找nmos2v（在此工艺下的器件名，有些工艺是nch），并在view选择symbol，即可添加（图8）。
图7图8同样，可以加入此工艺库下的pmos，电阻和电容等，在简单仿真的时候，除晶体管外的元件（电压源，电流源）可以使用虚拟模拟元件，都在在analogLib下面。
以添加DC电压源步骤为例，按I，再选择analogLib库，在cell中找到vdc，并在view选择symbol（图9）。
Cadence中文简明手册
CADENCE芯片版图设计工具VIRTUSO/DIV A/DRACULA入门手册 (2)1、使用V IRTUSO/D IV A/D RACULA之前的准备 (2)1．1、要找一台装有工具IC的计算机 (2)1．2、要能连接到该计算机上 (2)2、工具IC的软件环境配置 (3)2．1、创建工具IC的启动目录，即工作目录。
(3)2．3、将(.cdsinit和.cdsenv)拷贝到工具IC的启动目录 (3)2．4、在工作目录下创建工艺库文件 (3)2．5、启动工具IC,命令为icfb& (3)2．6、配置工艺库路径 (4)2．7、添加工艺提供的一些辅助库............................................................ 错误！未定义书签。
2．8、添加Multipart Path ........................................................................... 错误！未定义书签。
2．9、安装PCELL ....................................................................................... 错误！未定义书签。
3、开始一个新的设计---编辑电路图与版图 (5)3．1、新建一个设计库 (5)3．2、Attach库 (6)3．3、创建新设计 (6)3．4、编辑电路图 (7)3．5 编辑版图 (8)3．6 可以根据习惯改变版图的层次显示特性 (9)3．7、完成版图编辑之后先保存再退出 (10)4版图的DRC检查 (10)4．1、基于Diva的方式 (10)4．2、基于Dracula的方式 (10)5、LVS (12)5．1、准备版图的GDS文件 (12)5．2、准备电路网表 (12)5．3、用LOGLVS转换电路网表成LVS要求格式 (14)5．4、修改lvs的命令文件 (14)5．6、运行dracula来生成lvs任务的可执行文件 (14)5．7、在控制台下，运行文件 (14)5．8、查看错误 (14)5．9、修改 (15)6、PAD相关 (15)6．1、准备pad库 (15)6．2、导入pad版图的GDS文件 (15)6．3、更新gds和cdl (16)6．4、修改cdl (16)7、一些小经验 (17)8、附件清单 (18)9、后记 (18)Cadence芯片版图设计工具Virtuso/Diva/Dracula入门手册（以上华0.6um DPDM工艺设计库为例）Cadence 是一套功能强大的EDA软件，包含有诸如IC、SE等常用芯片设计工具。
cadence入门教程PPT课件
IC设计基础
• 集成电路制造过程示意图：
第2页/共163页
IC设计基础
• 集成电路设计域主要包括三个方面： 行为设计（集成电路的功能设计） 结构设计（逻辑和电路设计） 物理设计（光刻掩模版的几何特性和物 理特性的具体实现）
第3页/共163页
IC设计基础
• 集成电路设计层次主要包括五个层次：
（１）系统级 （２）算法级 （３）寄存器传输级（RTL级） （４）逻辑级 （５）电路级
物理工具主要实现物理布局布线。 逻辑工具基于网表、布尔逻辑、传输时序等概念。 该两部分由不同工具承担，利用标准化的网表文件进行数据交换。
第21页/共163页
EDA概述
• EDA应用于三方面： 印制电路板的设计（PCB） 可编程数字系统设计（CPLD、 FPGA、SOPC） IC设计（ASIC, Soc）
EDA概述
• Synopsys公司简介：
是为全球集成电路设计提供电子设计自动化 (EDA)软件工具的主导企业。为全球电子市场提供技 术先进的IC设计与验证平台，致力于复杂的芯片上系 统(SoCs)的开发。总部设在美国加利福尼亚州 Mountain View，有超过60家分公司分布在北美、 欧洲、日本与亚洲。
合设计，嵌入式系统设计，软硬件系统协同设计，系统芯片设计，可编程逻辑器件和可编程系统芯片设计， 专用集成电路设计等
第13页/共163页
EDA概述 • 高级硬件描述语言的完善和IP（Intellectual Property）芯核被广泛使
用，使得电子系统和设计方式发生了根本性的转变。 • IP是集成电路知识产权模块的简称，定义为：经过预先设计、预先验证，
EDA概述
3、全定制IC设计工具
Virtuos Schematic Composer Analog Design Environment Virtuos Layout Editor Spectra Virtuoso Layout Synthesizer Assura dracula Diva
cadence入门教程
cadence入门教程（一）linux常用命令1、cd“cd FileName”是进入FileName文件夹。
“cd..”是进入上一层目录，主要那里是两个点。
2、ls这是最基本的文件命令，用以显示某一个目录中的文件。
可以在ls后加上所要观察的目录名称或文件的名称，如果你在下ls命令后没有接任何的目录名，它将会显示出目前目录中所有文件。
ls可以带一些参数，给予用户更多相关的信息：-a:在UNIX中若一个目录或文件名字的第一个字元为".",该文件为隐藏文件，使用ls将不会显示出这个文件的名字。
如cshell的初始化文件.cshrc，如果我们要察看这类文件，则必须加上参数-a。
-l:这个参数代表使用ls的长(long)格式，可以显示更多的信息，如文件存取权，文件拥有者(owner)，文件大小，文件更新日期，或者文件链接到的文件、文件夹。
-F:给目录、可执行文件、符号链接以特殊的标记，在可执行文件后面加“*”、目录后面加“/”、符号连接后面加“@”，以方便用户区别。
3、cpcp命令用于将一个或多个文件复制成另一个文件或者是将其复制到另一个目录去。
cp有三种基本格式如下:cp source target将文件名为source的文件复制一份为文件名为target的文件。
如果target文件不存在，则产生文件名为target的文件，如果target文件存在，缺省时自动覆盖该文件。
cp file1file2…dir将文件file1file2...都以相同的文件名复制一份放到目录dir里面。
cp-r source target拷贝整个目录，将source目录下的所有文件和文件夹复制到target目录下。
cp命令常用的选项参数有:-i:交互(interactive)模式，当文件名为target的文件存在时，缺省情况下该命令会自动将原来target的内容覆盖掉，加上改选项将询问用户是否覆盖。
用户输入y(yes)则执行复制的动作，否则放弃复制。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10 5
10 6
10 7
89
90
91
1.Shape->delete
island 2.Shape上的孤岛就会高亮显示，然后鼠标 左键单机高亮的孤岛，该孤岛就会消失。 可以在display->status 中查看是否有没删 除的孤岛。如果有没删除的孤岛或者没有将 shape更新到smooth，在光绘时就会报错。 3.如果删除过孤岛，在修线后相同区域又出 现孤岛，删除时会报cannot break shape to fragments。
43
44
Allegro是Cadence公司推出的先进
PCB 设 计布线工具。 Allegro 提供了良好且交互的 工作接口和强大完善的功能，和它前端产品 Capture的结合，为当前高速、高密度、多 层的复杂 PCB 设计布线提供了最完美解决 方案。
45
制作pad
制作symbol
设置规则
drill输出钻孔
Manufacture->nc->drill
cus是钻孔表
98
99
10 0
10 1
10 2
10 3
10 4
上一页提到的，tools->report(quick
reports)->component report，输出的是 htm格式的文件 2. file->export->placement，输出的是txt 文件
Assembly top 装配层，有的 人选择不画
Pad stack 焊盘
Ref des 标签
这是一个丝印 层的shape，同 样会显示在板 子上
Silkscreen top 丝印层，最终 显示在板子上
59
symbol
焊盘和标签可以在layout中选择然后加载到
symbol中，三个层则需要手动画。
注意要选hide而不是ok
74
在placement
edit模式（右键 edit mode>placement edit）下圈中想要对齐的几个 器件，然后右键选择align component 即可 对齐，同时在右侧option选项卡中可以设置 等间距排列。
75
76
77
78
高亮 反高亮
显示飞线
66
67
直线可以选中add
line之后使用坐标来画 格式是x x坐标 y坐标，然后回车即可定位 到所给坐标点，然后ix是x方向上移动，iy 是y方向移动。注意x，ix，iy不能大写，与 数字之间要有空格，否则不能识别。 连线时也可以用坐标画
68
69
70
71
72
73
勾选多个就会依次放置几个器件
看你的设计中是不是有错误。 在display->status中，可以看有没有未连线 的点，未安放的器件，未删除的孤岛
94
95
96
97
首先要提取钻孔符号：manufacture->nc-
>drill legend来保证所有通孔都有钻孔标 记 文件
再在manufacture->nc->nc
8
9
10
11
需要填这两项
12
里面不需要 snap to grid
边框和引脚必须 snap to grid， 保证电气属性
13
14
15
如果需要更改原理图页大小，可以在工程文
件目录中选择相应的原理图页，右键选择 schematic page property
16
17
18
按p调出右侧的 place part窗口 从中选取需要的 元件，双击或 enter或点击面板 上的放置按钮摆 放该元件，可放 任意多个，放完 按ESC退出。
92
1.shape——Manual Void/Cavity——
Delete命令，将其删除即可恢复该孤岛。 2.另一种方法是再铺一块属性相同的铜皮， 然后将两块铜融合一下。（shape->merge shape然后点击要融合的两块铜）
93
Cadence中有online-DRC，可以实时的查
Edit
29
30
31
32
33
34
网络表文件（连接关系） 物理封装信息及器件属 性、驱动类型（room、value等）
驱动分配文件（电压需求、
替换封装类型及电气特性等）
35
36
37
元器件的坐标 报告复合封装中没有使 用的元件
38
39
40
41
42
勾选了inter
tool communication之后，在 PCB布局模式下，选中原理图页的一个元件， PCB中对应的封装就会高亮，并且可以移动
63
setup->user
路径
preference –>path中设置库
64
65
修改焊盘属性
在右侧option栏里双击要修改的焊盘，进入
pad designer软件中对焊盘进行修改 参数修改完成之后file->update to design 可以在symbol里更改属性。 注意这种方法没有修改焊盘库里的焊盘属性。 如果在pad designer中修改完参数选择 save to file则可以更改焊盘库里的属性。 如果是先更改了焊盘，想要更新到symbol 中，可以用tool->padstack->refresh来实 现
1
Cadence公司是一个专门从事电子设计自
动化（EDA）的软件公司，是全球最大的电 子设计技术(Electronic Design Technologies)、程序方案服务和设计服务 供应商。产品涵盖了电子设计的整个流程， 包括系统级设计，功能验证，IC综合及布局 布线，模拟、混合信号及射频IC设计，全定 制集成电路设计，IC物理验证，PCB设计和 硬件仿真建模等。
如果一不小心把焊盘序号搞错，一脚写成了
二脚，可以选edit->text然后双击更改焊盘 上数字，不需要重新删除焊盘再加载。
60
添加焊盘的命令是layout->pins
61
画线的命令是add->line
62
丝印层线宽一定不能
为0，否则光绘的时候 会报warning并且不能 完成光绘过程。
80
81
82
83
在brd文件中也可以修改替换某一个焊盘，
方法同symbol中一样。在brd文件中更改了 焊盘属性，symbol中不会被修改。
84
85
86
87
88
可以先ctrl+F5点击右上角off，关掉所有层
显示，然后在option中选择希望显示的层打 开其显示。 （在进行光绘时也是利用这种方法添加各个 art层）
导入网表
开始摆件
布线
检查、修改
铺铜
删除孤岛 后处理
46
47
不要忘记这里
48
单层模式
49
50
菜单栏
标题栏 工具栏
控制面板
整体视图
命令窗口
状态栏
51
F3（开始走线）
F4（显示属性） F6（完成）
F8（oops，取消上一步操作）
F9（cancel，取消本次命令） SF3（推挤走线）SF6（移动）SF4（测距） Ctrl+F5（color选项卡）ctrl+d（删除） 滚轮上下（或F11、F12）放大缩小
24
25
26
27
Part可以整个复制过来，然后再局部修改
28
Edit part
part在关闭图页的时候会询问update “current”还是“all”，如果想放弃修改， 点击discard。 这里需要注意一点，即使你在原理图中更 改了part，库中的这个元件仍然没有变化。 在库中更改了元件，还需要在design cache中选中对应的design cache，右键选 择“update cache”之后才能使用。
隐藏飞线
79
1.按快捷键F3打开走线模式。
2.按下F3以后点击一个net，同名的net都
会高亮。 3.走线过程中双击可以打过孔到另一层。 （双层板为例，首先保证option选项卡中 两层不要是一样的） 4.最后使用shift+F3可以修线 5.连线一定要连到焊盘中心，不然 Cadence会默认没有连接上 6.右键中的enhance pad entry
19
W——连线
B——总线
脚 E——总线入口 N——网络别名 T——添加文字 R——旋转元件(逆时针旋转90°） I/O——放大/缩小 ESC 、delete
J——连接点 X——不连线的引
20
21
22
23
1.同一原理图页中的引脚，可以用相同的网
络别名来保证其连接 2.不同原理图页中的引脚，使用off-page connector来连接，或者使用Port（建议使 用off-page connector，因为连接更可靠） 3.层次块上下层之间可以用hierarchical Port来连接
2
1.原理图部分capture软件使用方
法 2.PCB线路板部分allegro软件使用 方法
3
新建project
进行DRC 输出网表
新建part 修改part属性
摆放part
连线
输出物料清单等文件
4
5
勾选这一项将所选产品作为默认使用的
6
7
点击菜单栏中file->open（快捷键 ctrl+o），然后在工程文件目录中寻找 “*.dsn”（打开设计文件）“*.opj”（打 开工程文件）