半导体晶圆切割
By Dianne Shi and Ilan Weisshas
本文介绍，先进封装(advanced packaging)的后端工艺(back-end)之一：晶圆切片(wafer dicing)。
在过去三十年期间，切片(dicing)系统与刀片(blade)已经不断地改进以对付工艺的挑战和接纳不同类型基板的要求。最新的、对生产率造成最大影响的设备进展包括：采用两个切割(two cuts)同时进行的、将超程(overtravel)减到最小的双轴(dual-spindle)切片系统，代表性的有日本东精精密的AD3000T和
AD2000T；自动心轴扭力监测和自动冷却剂流量调节能力。重大的切片刀片进步包括一些刀片，它们用于很窄条和/或较高芯片尺寸的晶圆、以铜金属化的晶圆、非常薄的晶圆、和在切片之后要求表面抛光的元件用的晶圆。许多今天要求高的应用都要求设备能力和刀片特性两方面都最优化的工艺，以尽可能最低的成本提供尽可能高的效率。
最近，日本东精精密又向市场推出了非接触式的激光切割设备ML200和ML300型
切片机制(The Dicing Mechanism)
硅晶圆切片工艺是在“后端”装配工艺中的第一步。该工艺将晶圆分成单个的芯片，用于随后的芯片接合(die bonding)、引线接合(wire bonding)和测试工序。
一个转动的研磨盘(刀片)完成切片(dicing)。一根心轴以高速，30,000~60,000rpm (83~175m/sec 的线性速度)转动刀片。该刀片由嵌入电镀镍矩阵黏合剂中的研磨金刚石制成。
在芯片的分割期间，刀片碾碎基础材料(晶圆)，同时去掉所产生的碎片。材料的去掉沿着晶方(dice)的有源区域之间的专用切割线(迹道)发生的。冷却剂(通常是去离子水)指到切割缝内，改善切割品质，和通过帮助去掉碎片而延长刀片寿命。每条迹道(street)的宽度(切口)与刀片的厚度成比例。
关键工艺参数
硅圆片切割应用的目的是将产量和合格率最大，同时资产拥有的成本最小。可是，挑战是增加的产量经常减少合格率，反之亦然。晶圆基板进给到切割刀片的速度决定产出。随着进给速度增加，切割品质变得更加难以维持在可接受的工艺窗口内。进给速度也影响刀片寿命。
在许多晶圆的切割期间经常遇到的较窄迹道(street)宽度，要求将每一次切割放在迹道中心几微米范围内的能力。这就要求使用具有高分度轴精度、高光学放大和先进对准运算的设备。
当用窄迹道切割晶圆时的一个常见的推荐是，选择尽可能最薄的刀片。可是，很薄的刀片(20μm)是非常脆弱的，更容易过早破裂和磨损。结果，其寿命期望和工艺稳定性都比较厚的刀片差。对于50~76μm 迹道的刀片推荐厚度应该是20~30μm。
碎片(Chipping)
顶面碎片(TSC, top-side chipping)，它发生晶圆的顶面，变成一个合格率问题，当切片接近芯片的有源区域时，主要依靠刀片磨砂粒度、冷却剂流量和进给速度(图1a)。
背面碎片(BSC, back-side chipping)发生在晶圆的底面，当大的、不规则微小裂纹从切割的底面扩散开并汇合到一起的时候(图1b)。当这些微小裂纹足够长而引起不可接受的大颗粒从切口除掉的时候，BSC变成一个合格率问题。
通常，切割的硅晶圆的质量标准是：如果背面碎片的尺寸在10μm以下，忽略不计。另一方面，当尺寸大于25μm时，可以看作是潜在的受损。可是，50μm的平均大小可以接受，示晶圆的厚度而定。
现在可用来控制背面碎片的工具和技术是刀片的优化，接着工艺参数的优化。
刀片优化(Blade Optimization)
为了接收今天新的切片挑战，切片系统与刀片之间的协作是必要的。对于高端(high-end)应用特别如此。刀片在工艺优化中起主要的作用。为了接纳所有来自于迅速的技术发展的新的切片要求，今天可以买到各种各样的刀片。这使得为正确的工艺选择正确的刀片成为一个比以前更加复杂的任务。
除了尺寸，三个关键参数决定刀片特性：金刚石(磨料)尺寸、金刚石含量和粘结剂的类型。结合物是各种金属和/或其中分布有金刚石磨料的基体。这些元素的结合效果决定刀片的寿命和切削质量(TSC 与BSC)。改变任何一个这些参数都将直接影响刀片特性与性能。为一个给定的切片工艺选择最佳的刀片可能要求在刀片寿命与切削质量之间作出平衡。
其它因素，诸如进给率和心轴速度，也可能影响刀片选择。切割参数对材料清除率有直接关系，它反过来影响刀片的性能和工艺效率。对于一个工艺为了优化刀片，设计试验方法(DOE, designed experiment)可减少所需试验的次数，并提供刀片特性与工艺参数的结合效果。另外，设计试验方法(DOE)的统计分析使得可以对有用信息的推断，以建议达到甚至更高产出和/或更低资产拥有成本的进一步工艺优化。
图二显示在以30,000rpm心轴速度进行的硅晶圆切片期间，进给率、刀片磨料尺寸和刀片寿命的结合效果。图三详细显示相应得切削品质。正如所料，在某个工艺窗口之内，随着磨料尺寸的增加，刀片寿命增加(或磨损率下降)，而切削品质(在这种情况中TSC) 下降。越细的磨料尺寸提供在以适当的进给率时更高的顶面切削质量，虽然刀片寿命减少很多。如所提及的，增加产出是在晶圆切片中的减少成本的主要问题。更高的进给率和/或心轴速度是最常考虑到的影响参数。可是，取决于三个关键的刀片参数、晶圆的特性和厚度、和在迹道中的金属化程度，在一套工艺条件下的“完美刀片”可能在条件改变时不适合。
如图二和三所示，随着进给速率的增加，刀片寿命和切削质量两者都会变化，不管磨料尺寸如何。当优化一个工艺时，重要的是并行地考虑各种主要工艺和刀片的参数，以使产出达到最大，同时保持足够的刀片寿命和可接受的切削质量。在选择刀片类型来最大减少资产拥有成本的时候，可能要求一个折中。
与那些可能常见的东西相反，较慢的进给速度不总是保证更好的切削品质。差劣的切削品质可能在太慢的进给率时产生，由于产生更高的热量(图三)。达到可接受的切削品质的最小进给速度应是指对于一个给定的切片应用。这是一个可应用于各种晶圆切片的一般结论。当使用很慢的进给速度时，在切片铜(Cu)晶圆时可观察到较高的BSC1。当以很慢的转速切片时观察到相同的效果。
三个关键的刀片元素(金刚石尺寸、浓度和结合物硬度)的相对重要性取决于刀片磨料尺寸和工艺参数。为了给一个特定应用选择最适合的刀片，对这些关系的理解是必要的。
图四是对由于或者刀片金刚石浓度增加或者粘合物硬度增加而使刀片磨损百分率下降的
一个DOE评估。一般来说，粘结硬度对刀片寿命的影响对于较细金刚砂更为显著。随着磨料尺寸增加，粘结硬度的影响变得越来越不重要。可是，对于所有磨料尺寸，金刚石浓度的影响似乎比粘结硬度更为重要。取决于磨料尺寸变化的程度，其对刀片寿命的影响可能是所有三个刀片参数中最重要的。
作为一般规则，较细金刚砂的刀片对刀片和/或工艺参数变化更加敏感。当BSC需要改进时，较软的粘结和/或较低的金刚砂浓度经常是必须的。或者粘结硬度或者金刚砂浓度的改变可降低刀片的寿命。
为了选择一个刀片，重要的还要理解刀片的外表硬度的影响(经常叫做基体硬度)。这是刀片的硬度的抽象测量，它反映在切割晶圆时刀片的“感觉”方式。基体硬度通过金刚砂磨料尺寸、浓度和粘结硬度的结合影响来决定。通常，较细的磨料尺寸、较高的金刚砂浓度和较硬的粘合物将得到增加的基体硬度。
通常建议，与其它考虑因素一起，较硬的材料要求较软的(基体)刀片来切片，反之亦然。例如，砷化镓(GaAs)晶圆一般要求较细的金刚砂尺寸(较硬的刀片)，而钽酸锂(LiTaO3)晶圆最适合于较粗的金刚砂尺寸和较低的金刚石浓度(较软的刀片)。随着非硅(non-Si)材料使用的进步，将达到对这些类型的先进晶圆切片应用的更深理解。
刀片负载监测(Blade Load Monitering)
在切片或任何其它磨削过程中，在不超出可接受的切削质量参数时，新一代的切片系统可以自动监测施加在刀片上的负载，或扭矩。对于每一套工艺参数，都有一个切片质量下降和BSC出现的极限扭矩值。切削质量与刀片基板相互作用力的相互关系，和其变量的测量使得可以决定工艺偏差和损伤的形成。工艺参数可以实时调整，使得不超过扭矩极限和获得最大的进给速度。
切片工序的关键部分是切割刀片的修整(dressing)。在非监测的切片系统中，修整工序是通过一套反复试验来建立的。在刀片负载受监测的系统中，修整的终点是通过测量的力量数据来发现的，它建立最佳的修整程序。这个方法有两个优点：不需要限时来保证最佳的刀片性能，和没有合格率损失，该损失是由于用部分修整的刀片切片所造成的质量差。
冷却剂流量稳定(Coolant Flow Stabilization)
以稳定的扭矩运转的系统要求进给率、心轴速度和冷却剂流量的稳定。冷却剂在刀片上施加阻力，它造成扭力。最新一代的切片系统通过控制冷却剂流量来保持稳定的流速和阻力，从而保持冷却剂扭矩影响稳定。
当切片机有稳定的冷却剂流量和所有其它参数都受控制时，维持一个稳定的扭矩。如果记录，从稳定扭矩的任何偏离都是由于不受控的因素。这些包括由于喷嘴堵塞的冷却剂流量变化、喷嘴调整的变化、刀片对刀片的变化、刀片情况和操作员错误。
总结
切片工艺变得越来越且要求高。切割迹道变得越窄，可能充满测试用衰耗器(test pad)，并且刀片可能需要切割由不同材料制成的各种涂敷层。在这些条件下达到最大的切片工艺合格率和生产率要求认真的刀片选择和先进的工艺控制能力。
【半导体研磨 精】半导体晶圆的生产工艺流程介绍
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
晶圆生产工艺与流程介绍
晶圆的生产工艺流程介绍 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序) ：晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1.晶棒成长工序：它又可细分为： 1).融化( Melt Down ) 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C 以上，使其完全融化。 2).颈部成长( Neck Growth ) 待硅融浆的温度稳定之后，将〈1.0.0 〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸(一般约6mm 左右)，维持此直径并拉长100-200mm ，以消除晶种内的晶粒排列取向差异。3).晶冠成长( Crown Growth ) 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸(如5、6、8、12 吋等)。4).晶体成长( Body Growth ) 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5).尾部成长( Tail Growth ) 当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的
晶棒。 2.晶棒裁切与检测( Cutting & Inspection ) 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨( Surface Grinding & Shaping ) 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4.切片( Wire Saw Slicing ) 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边( Edge Profiling ) 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨( Lapping ) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7.蚀刻( Etching ) 以化学蚀刻的方法，去掉经上几道工序加工后在晶片表面因加工应力而产生的一层损伤层。 8.去疵( Gettering ) 用喷砂法将晶片上的瑕疵与缺陷感到下半层，以利于后序加工。
一片晶圆到底可以切割出多少的晶片数目
一片晶圆到底可以切割出多少的晶片数目 一片晶圆到底可以切割出多少的晶片数目？这个要根据你的die的大小和w 科普：wafer die chip的区别我们先从一片完整的晶圆（Wafer）说起：一块完整的wafer 名词解释：wafer 即为图片所示的晶圆，由纯硅（Si）构成。一般分为6英寸、8英寸、12英寸规格不等，晶片就是基于这个wafer上生产出来的。Wafer上的一个小块，就是一个晶片晶圆体，学名die，封装后就成为一个颗粒。一片载有Nand Flash晶圆的wafer，wafer首先经过切割，然后die和wafer的关系品质合格的die切割下去后，原来的晶圆就成了下图的样子，就是挑剩下的Downgrade Flash Wafer。筛选后的wafer这些残余的die，其实是品质不合格的晶圆。被抠走的部分，也就是黑色的部分，是合格的die，会被原厂封装制作为成品NAND颗粒，而不合格的部分，也就是图中留下的部分则当做废品处理掉。晶圆尺寸发展历史晶圆制造的流程一颗集成芯片供应商一般分为两大类：一类叫IDM，通俗理解就是集芯片设计、另一类叫Fabless，就是没有芯片加工厂的芯片供应商，Fabless 自己设计开发和推广销售芯片，与生产相关的业务外包给专业生产制造厂商，如与Fabless 相对应的是Foundry（晶圆代工厂）和封测厂，主要承接Fabless的生产和封装测试任务，典型的Foundry（晶圆代工厂）如台积电、格罗方德、中芯国际、台联电等，封测厂有日月光，江苏长电等。一片晶圆到底可以切割出多少的晶片数目？目前业界所谓的6寸，12寸还是18寸晶圆其实就是晶圆直径的简称，只不过这个吋是估算值。实际上的晶圆直径是分为150mm，300mm以及450mm这三种，而12吋约等于305mm，为了称呼方便所以称之为12吋晶圆。国际上Fab厂通用的计算公式：聪明的读者们一定有发现公式中π*(晶圆直径/2)的平方不就是圆面积的式子吗？再将公式化简的话就会变成：X就是所谓的晶圆可切割晶片数(dpw die per wafer)。那麽要来考考各位的计算能力了育！假设12吋晶圆每片造价5000美金，那麽NVIDIA最新力作GT200的晶片大小为576平方公厘，在良率50%的情况下，平均每颗成本是多少美金？
半导体制造基本概念
半导体制造基本概念 晶圆（Wafer） 晶圆（Wafer）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的8?? 硅晶棒，约需2天半时间长成。经研磨、??光、切片后，即成半导体之原料晶圆片。 光学显影 光学显影是在光阻上经过曝光和显影的程序，把光罩上的图形转换到光阻 下面的薄膜层或硅晶上。光学显影主要包含了光阻涂布、烘烤、光罩对准、曝光和显影等程序。小尺寸之显像分辨率，更在IC 制程的进步上，扮演着最关键的角色。由于光学上的需要，此段制程之照明采用偏黄色的可见光。因此俗称此区为黄光区。 干式蚀刻技术 在半导体的制程中，蚀刻被用来将某种材质自晶圆表面上移除。干式蚀刻（又称为电浆蚀刻）是目前最常用的蚀刻方式，其以气体作为主要的蚀刻媒介，并藉由电浆能量来驱动反应。 电浆对蚀刻制程有物理性与化学性两方面的影响。首先，电浆会将蚀刻气体分子分解，产生能够快速蚀去材料的高活性分子。此外，电浆也会把这些化学成份离子化，使其带有电荷。 晶圆系置于带负电的阴极之上，因此当带正电荷的离子被阴极吸引并加速向阴极方向前进时，会以垂直角度撞击到晶圆表面。芯片制造商即是运用此特性来获得绝佳的垂直蚀刻，而后者也是干式蚀刻的重要角色。 基本上，随着所欲去除的材质与所使用的蚀刻化学物质之不同，蚀刻由下列两种模式单独或混会进行：
1. 电浆内部所产生的活性反应离子与自由基在撞击晶圆表面后，将与某特定成份之表面材质起化学反应而使之气化。如此即可将表面材质移出晶圆表面，并透过抽气动作将其排出。 2. 电浆离子可因加速而具有足够的动能来扯断薄膜的化学键，进而将晶圆表面材质分子一个个的打击或溅击（sputtering）出来。 化学气相沉积技术 化学气相沉积是制造微电子组件时，被用来沉积出某种薄膜(film)的技术，所沉积出的薄膜可能是介电材料(绝缘体)(dielectrics)、导体、或半导体。在进行化学气相沉积制程时，包含有被沉积材料之原子的气体，会被导入受到严密控制的制程反应室内。当这些原子在受热的昌圆表面上起化学反应时，会在晶圆表面产生一层固态薄膜。而此一化学反应通常必须使用单一或多种能量源(例如热能或无线电频率功率)。 CVD制程产生的薄膜厚度从低于0.5微米到数微米都有，不过最重要的是其厚度都必须足够均匀。较为常见的CVD薄膜包括有： ■二气化硅（通常直接称为氧化层） ■氮化硅 ■多晶硅 ■耐火金属与这类金属之其硅化物 可作为半导体组件绝缘体的二氧化硅薄膜与电浆氮化物介电层（plasmas nitride dielectrics）是目前CVD技术最广泛的应用。这类薄膜材料可以在芯片内部构成三种主要的介质薄膜：内层介电层（ILD）、内金属介电层（IMD）、以及保护层。此外、金层化学气相沉积（包括钨、铝、氮化钛、以及其它金属等）也是一种热门的CVD应用。 物理气相沉积技术 如其名称所示，物理气相沉积（Physical Vapor Deposition）主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。制程反应室内部的高温与高真空环境，可使这些金属原子结成晶粒，再透过微影图案化（patterned）与蚀刻，来得到半导体组件所要的导电电路。 解离金属电浆（IMP）物理气相沉积技术
晶圆切割行业分析
薄晶圆加工和切割设备市场 对薄晶圆的需求正强劲增长 受智能手机、智能卡和堆叠封装等消费类应用驱动，近年来对薄晶圆的需求日益增长。 据估算，2015年，用于MEMS器件、CMOS图像传感器、应用硅通孔（TSV）技术的存储器和逻辑器件以及功率器件的薄晶圆数量超过了1650万片，这个数量相当于8英寸晶圆投入总片数（wafer starts per year, WSPY）。这些薄晶圆主要贡献于CMOS图片传感器，其次是功率器件。2015年到2020年期间，薄晶圆的复合年增长率预计为14%，预计到2020年，薄晶圆的数量将达到峰值的3200万片，相当于2020年8英寸晶圆投入总片数。 更薄的晶圆能够带来众多好处，包括超薄的封装，以及由此带来更小的尺寸外形，还包括改善的电气性能和更好的散热性能。 某些应用，如存储器和功率器件，它们的微型化朝着更小的尺寸、更高的性能以及更低的成本方向发展，这些应用的薄晶圆厚度小于100μm或甚至小于50μm。 本报告按厚度和应用分析预测了薄晶圆的需求数量。同时也包括按晶圆尺寸分析预测了晶圆减薄所使用的设备数量，以及影响上述应用的技术要点分析。
薄晶圆的需求增长迅猛 薄晶圆正催生磨削、化学机械抛光以及湿法/干法蚀刻设备产业的市场增长 现阶段，最常规的半导体应用减薄工艺为磨削，所减薄晶圆的平均起始厚度为750μm 到120μm。然而，厚度低于100 μm的硅晶圆会变得非常柔软有弹性，受迫于大批量加工制造的压力，仅仅凭借标准的磨削方法将厚度小于100 μm的硅晶圆进一步减薄，是非常具有挑战性的。 不同厚度的晶圆减薄所面临的技术问题 存储器和逻辑器件等领域需要额外的减薄步骤，如运用化学机械抛光（CMP）来消除由标准化磨削加工所引起的晶圆微开裂和边缘崩裂。背照式CMOS图像传感器是唯一使用湿法/干法蚀刻处理和化学机械抛光（CMP）的应用，因为背照式CMOS图像传感器需要最多步骤的背面磨削工艺来确保最好的芯片质量。 TAIKO工艺是由迪思科科技有限公司（以下简称DISCO）开发的新型晶圆背面磨削技术。这是功率器件应用的最重要的减薄工艺之一，可用于650V-1200V IGBTs器件和 40V-100V MOSFETs器件的背面金属化层的减薄。TAIKO工艺已经应用到英飞凌和意法半导体等功率器件主要制造商的大批量生产中。
晶圆详细介绍
目录 1.01晶圆 2.01制造过程 3.01著名晶圆厂商 4.01制造工艺 4.02表面清洗 4.03初次氧化 4.04热CVD 4.05热处理 4.06除氮化硅 4.07离子注入 4.08退火处理 4.09去除氮化硅层 4.10去除SIO2层 4.11干法氧化法 4.12湿法氧化 4.13氧化 4.14形成源漏极 4.15沉积 4.16沉积掺杂硼磷的氧化层 4.17深处理 5.01专业术语 1.01晶圆
晶圆（Wafer）是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。晶圆是生产集成电路所用的载体，一般意义晶圆多指单晶硅圆片。 晶圆是最常用的半导体材料，按其直径分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至研发更大规格（14英吋、15英吋、16英吋、……20英吋以上等）。晶圆越大，同一圆片上可生产的IC就越多，可降低成本；但对材料技术和生产技术的要求更高，例如均匀度等等的问题。一般认为硅晶圆的直径越大，代表着这座晶圆厂有更好的技术，在生产晶圆的过程当中，良品率是很重要的条件。 2.01制造过程 二氧化硅矿石经由电弧炉提炼，盐酸氯化并经蒸馏后，制成了高纯度的多晶硅，其纯度高达99.999999999%，因在精密电子元件当中，硅晶圆需要有相当的纯度，不然会产生缺陷。晶圆制造厂再以柴可拉斯基法将此多晶硅熔解，再于溶液内掺入一小粒的硅晶体晶种，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗小晶粒在融熔态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过切片、研磨、抛光后，即成为集成电路工厂的基本原料——硅晶圆片，这就是“晶圆”。 很简单的说，单晶硅圆片由普通硅砂拉制提炼，经过溶解、提纯、蒸馏一系列措施制成单晶硅棒，单晶硅棒经过切片、抛光之后，就成为了晶圆。 晶圆经多次光掩模处理，其中每一次的步骤包括感光剂涂布、曝光、显影、腐蚀、渗透、植入、刻蚀或蒸著等等，将其光掩模上的电路复制到层层晶圆上，制成具有多层线路与元件的IC晶圆，再交由后段的测试、切割、封装厂，以制成实体的集成电路成品，从晶圆要加工成为产品需要专业精细的分工。 3.01著名晶圆厂商 只制造硅晶圆基片的厂商 例如合晶（台湾股票代号：6182）、中美晶（台湾股票代号：5483）、信越化学等。 晶圆制造厂 著名晶圆代工厂有台积电、联华电子、格罗方德（Global Fundries）及中芯国际等。英特尔（Intel）等公司则自行设计并制造自己的IC晶圆直至完成并行销其产品。三星电子等则兼有晶圆代工及自制业务。南亚科技、瑞晶科技(现已并入美光科技，更名台湾美光内存)、Hynix、美光科技（Micron）等则专于内存产品。日月光半导体等则为晶圆产业后段的封装、测试厂商。 4.01制造工艺 4.02表面清洗 晶圆表面附着大约2um的Al2O3和甘晶圆，油混合液保护层,在制作前必须进行化学刻蚀和表面清洗。
实用文档之晶圆封装测试工序和半导体制造工艺流程
实用文档之"A.晶圆封装测试工序" 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进
半导体晶圆处理制程
晶圆处理制程 基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管（Furnace ）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。 根据上述制程之需要，FAB厂内通常可分为四大区： 1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。 2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所 以叫做「蚀刻区」。 3）扩散本区的制造过程都在高温中进行，又称为「高温区」，利用高温给予物质能量而产生运动，因为本区的机台大都为一根根的炉管，所以也有人称为「炉管区」，每一根炉管都有不同的作用。 4）真空本区机器操作时，机器中都需要抽成真空，所以称之为真空区，真空区的机器多用来作沈积暨离子植入，也就是在Wafer上覆盖一层薄薄的薄膜，所以又称之为「薄膜区」。在真空区中有一站称为 晶圆允收区，可接受芯片的测试，针对我们所制造的芯片，其过程是否有缺陷，电性的流通上是否 有问题，由工程师根据其经验与电子学上知识做一全程的检测，由某一电性量测值的变异判断某一 道相关制程是否发生任何异常。此检测不同于测试区（Wafer Probe）的检测，前者是细部的电子 特性测试与物理特性测试，后者所做的测试是针对产品的电性功能作检测。
晶圆封装测试工序和半导体制造工艺流程0001
盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械
半导体技术-晶圆制备
晶圆制备 硅是一种灰色、易碎、四价的非金属化学元素。地壳成分中27.8%是硅元素构成的，其次是氧元素，硅是自然界中最丰富的元素。在石英、玛瑙、燧石和普通的滩石中就可以发现硅元素。硅是建筑材料水泥、砖、和玻璃中的主要成分，也是大多数半导体和微电子芯片的主要原料。有意思的是，硅自身的导电性并不是很好。然而，可以通过添加适当的搀杂剂来精确控制它的电阻率。 半导体硅制备 半导体器件和电路在半导体材料晶圆的表层形成，半导体材料通常是硅。这些晶圆的杂质含量水平必须非常低，必须掺杂到指定的电阻率水平，必须是指定的晶体结构，必须是光学的平面，并达到许多机械及清洁度的规格要求。制造IC级的硅晶圆分四个阶段进行： 矿石到高纯气体的转变； 气体到多晶的转变； 多晶到单晶，掺杂晶棒的转变； 晶棒到晶圆的制备。 半导体制造的第一个阶段是从泥土里选取和提纯半导体材料的原料。提纯从化学反应开始。对于硅，化学反应是矿石到硅化物气体，例如四氯化硅或三氯硅烷。杂质，例如其他金属，留在矿石残渣里。硅化物再和氢反应生成半导体级的硅。这样的硅的纯度达99.9999999%，是地球上最纯的物质之一。它有一种称为多晶或多晶硅的晶体结构。 制造半导体前，必须将硅转换为晶圆片。这要从硅锭的生长开始。单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。 加工硅晶片 生成一个硅锭要花一周到一个月的时间，这取决于很多因素，包括大小、质量和终端用户要求。超过 75%的单晶硅晶圆片都是通过 Czochralski (CZ) 直拉法生长的。CZ 硅锭生长需要大块的纯净多晶硅将这些块状物连同少量的特殊III、V族元素放置在石英坩埚中，这称为搀杂。加入的搀杂剂使那些长大的硅锭表现出所需要的电特性。最普通的搀杂剂是硼、磷、砷和锑。因使用的搀杂剂不同，会成为一个 P 型或N型的硅锭（P 型 / 硼， N 型 / 磷、锑、砷），然后将这些物质加热到硅的熔点--摄氏1420度之上。一旦多晶硅和搀杂剂混合物熔解，便将单晶硅种子放在熔解物的上面，只接触表面。种子与要求的成品硅锭有相同的晶向。为了使搀杂均匀，子晶和用来熔化硅的坩埚要以相反的方向旋转。一旦达到晶体生长的条件，子晶就从熔化物中慢慢被提起。生长过程开始于快速提拉子晶，以便使生长过程初期中子晶内的晶缺陷降到最少。然后降低拖拉速度，使晶体的直径增大。当达到所要求的直径时，生长条件就稳定下来以保持该直径。因为种子是慢慢浮出熔化物的，种子和熔化物间的表面张力在子晶表面上形成一层薄的硅膜，然后冷却。冷却时，已熔化硅中的原子会按照子晶的晶体结构自我定向。
晶圆的生产工艺流程汇总
晶圆的生产工艺流程： 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--晶棒裁切与检测--外径研磨--切片--圆边--表层研磨--蚀刻--去疵--抛光--清洗--检验--包装1、晶棒成长工序：它又可细分为： 1）、融化（MeltDown ）：将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）、颈部成长（Neck Growth）:待硅融浆的温度安定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺 寸（大凡约6mm左右），维持此直径并拉长100-200mm,以消除晶种内的晶粒排列取向差异。 3）、晶冠成长（CrownGrowth）:颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12 吋等）。 4）、晶体成长（Body Growth）:不断调整提升速度和融炼温度，维持不变的晶棒直径，只到晶棒长度达到预定值。 5）、尾部成长（Tail Growth）:当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根统统的晶棒。2、晶棒裁切与检测（Cutting&Inspection ） :将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3、外径研磨（Surface Grinding & Shaping :由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4、切片（WireSawSlicing :由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。
晶圆切割晶圆切割和微加工新技术
封装：晶圆切割 晶圆切割和微加工新技术 （排2页） Derek Chiang ( 江朝宗)，Bernold Richerzhagen和Sean Green；Synova 电子产品“轻、薄、短、小”的市场趋势，要求许多电子器件除了要有更小的体积外，还要有更强、更快的功能。生产技术也因此而快速发展。但经年累月，有些技术已发展到物理极限，几乎难以更上层楼。就半导体而言，如记忆体IC，已由早期的一层变成多层的封裝，一颗IC里叠了 7、8层芯粒(chip)，而总体积反而只有原来的几分之一。因此晶片(Wafer)的厚度也由650微米(Micron)一路减薄至120微米、100微米、75微米、50微米、25微米。当厚度降到100um以下，传统的划片技术已经出现问题，产能节节下降，破片率大幅攀升。晶片在此阶断价值不斐，几个百分点的破片率可能吃掉工厂辛苦创造的利润。因此处理这类超薄晶片，工程师们无不战战兢兢。当传统钻石片切削方式碰到了瓶颈，大家都想到试试激光。从业界的实际案例来看，激光仍有不少难题需要克服。其中最难解决的是热影响区(HAZ)过大及熔渣喷溅污染的问题。这些缺点足以影响或破坏晶片的电性，尤其那些高阶的wafer。因此改用激光并不如预期顺利。此间瑞士联邦科技大学Dr.Bernold Richerzhagen发明的水导激光(Water-Jet-Guided Laser商业上称微水刀激光)正好派上用场。该技术突破传统激光的概念, 巧妙地结合水刀和激光两种技术， 克服了热影响区等问题， 获得世界专利，可望成为晶片切割及精微加工的新利器。 水导激光原理 几千年来‘水火不融’的观念, 1993年被瑞士杰出的科学家Dr.Bernold Richerzhagen打破。他巧妙地结合水刀技术和激光技术的优点，创造出微水刀激光(Laser Micro Jet)。更精确的说法是水导激光(Water Jet Guided Laser)。他将激光聚焦后导入比发丝还细的微水柱中，从而引导光束，并冷却工件，消除了传统激光热影响区(Heat Affected Zone)过大的缺陷。大大提高了激光切割的质量，因而非常适合半导体、医疗器材、电子、航天等高精密、高洁净要求的加工。 从图1可看出激光束(Laser Beam)由上方导入, 经过聚焦镜及水腔(Water Chamber)的窗户进入，聚焦于喷嘴(Nozzle)的圆心.
半导体晶圆切割
By Dianne Shi and Ilan Weisshas 本文介绍，先进圭寸装（advaneed packaging的后端工艺（back-end）之一: xx 圆切片(wafer dicing)。 在过去三十年期间，切片(dieing)系统与刀片(blade)已经不断地改进以对付工艺的挑战和接纳不同类型基板的要求。最新的、对生产率造成最大影响的设备进展包括: 采用两个切割(two cuts)同时进行的、将超程(overtravel)减到最小的双轴(dual-spindle)切片系统，代表性的有日本东精精密的AD3000T和AD2000T;自动心轴扭力监测和自动冷却剂流量调节能力。重大的切片刀片进步包括一些刀片，它们用于很窄条和/或较高芯片尺寸的晶圆、以铜金属化的晶圆、非常薄的晶圆、和在切片之后要求表面抛光的元件用的晶圆。许多今天要求高的应用都要求设备能力和刀片特性两方面都最优化的工艺，以尽可能最低的成本提供尽可能高的效率。 最近，日本东精精密又向市场推出了非接触式的激光切割设备ML200和 ML300 型 切片机制(The Dicing Mechanism) 硅晶圆切片工艺是在“后端”装配工艺中的第一步。该工艺将晶圆分成单个的芯片，用于随后的芯片接合(die bon di ng)、弓I线接合(wire bonding)和测试工序。 一个转动的研磨盘(刀片)完成切片(dicing)。一根心轴以高速， 30,000~60,000rpm (83~175m/sec的线性速度)转动刀片。该刀片由嵌入电镀镍矩 阵黏合剂中的研磨金刚石制成。 在芯片的分割期间，刀片碾碎基础材料(晶圆)，同时去掉所产生的碎片。材料的去掉沿着晶方(dice)的有源区域之间的专用切割线(迹道)发生的。冷却剂(通常是去离子水)指到切割缝内，改善切割品质，和通过帮助去掉碎片而延长刀片寿命。每条迹道(street)的宽度(切口)与刀片的厚度成比例。 关键工艺参数 硅圆片切割应用的目的是将产量和合格率最大，同时资产拥有的成本最
晶圆生产工艺流程介绍
晶圆生产工艺流程介绍 1、表面清洗 2、初次氧化 3、CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。 （1）常压CVD(Normal Pressure CVD) （2）低压CVD(Low Pressure CVD) （3）热CVD(Hot CVD)/(thermal CVD) （4）电浆增强CVD(Plasma Enhanced CVD) （5）MOCVD(Metal Organic CVD)&分子磊晶成长(Molecular Beam Epitaxy) （6）外延生长法(LPE) 4、涂敷光刻胶 （1）光刻胶的涂敷 （2）预烘(pre bake) （3）曝光 （4）显影 （5）后烘(post bake) （6）腐蚀(etching) （7）光刻胶的去除 5、此处用干法氧化法将氮化硅去除 6、离子布植将硼离子(B+3)透过SiO2膜注入衬底，形成P型阱 7、去除光刻胶，放高温炉中进行退火处理 8、用热磷酸去除氮化硅层，掺杂磷(P+5)离子，形成N型阱 9、退火处理，然后用HF去除SiO2层 10、干法氧化法生成一层SiO2层，然后LPCVD沉积一层氮化硅 11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 12、湿法氧化，生长未有氮化硅保护的SiO2层，形成PN之间的隔离区 13、热磷酸去除氮化硅，然后用HF溶液去除栅隔离层位置的SiO2，并重新生成品质更好的SiO2薄膜,作为栅极氧化层。 14、LPCVD沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2保护层。 15、表面涂敷光阻，去除P阱区的光阻，注入砷(As)离子，形成NMOS的源漏极。用同样的方法，在N阱区，注入B离子形成PMOS的源漏极。 16、利用PECVD沉积一层无掺杂氧化层，保护元件，并进行退火处理。 17、沉积掺杂硼磷的氧化层 18、?镀第一层金属 （1）薄膜的沉积方法根据其用途的不同而不同，厚度通常小于1um。 （2）真空蒸发法（Evaporation Deposition） （3）溅镀（Sputtering Deposition） 19、光刻技术定出VIA孔洞，沉积第二层金属，并刻蚀出连线结构。然后，用PECVD法氧化层和氮化硅保护层。20、光刻和离子刻蚀，定出PAD位置 21、最后进行退火处理，以保证整个Chip的完整和连线的连接性
晶圆封装测试工序和半导体制造工艺流程
A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装（Packaging） IC构装依使用材料可分为陶瓷（ceramic）及塑胶（plastic）两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割（die saw）、黏晶（die mount / die bond）、焊线（wire bond）、封胶（mold）、剪切/成形（trim / form）、印字（mark）、电镀（plating）及检验（inspection）等。 (1) 晶片切割（die saw） 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒（die）切割分离。举例来说：以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶（die mount / die bond） 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶（epoxy）粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣（magazine）内，以送至下一制程进行焊线。 (3) 焊线（wire bond） IC构装制程（Packaging）则是利用塑胶或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
半导体IC制造流程
一、晶圆处理制程 晶圆处理制程之主要工作为在硅晶圆上制作电路与电子组件（如晶体管、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘量（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随着产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接着进行氧化（Oxidation）及沈积，最后进行微影、蚀刻及离子植入等反复步骤，以完成晶圆上电路的加工与制作。 二、晶圆针测制程 经过Wafer Fab之制程后，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的芯片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过芯片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（Ink Dot），此程序即称之为晶圆针测制程（Wafer Probe）。然后晶圆将依晶粒为单位分割成一粒粒独立的晶粒，接着晶粒将依其电气特性分类（Sort）并分入不同的仓（Die Bank），而不合格的晶粒将于下一个制程中丢弃。 三、IC构装制程 IC构装制程（Packaging）则是利用塑料或陶瓷包装晶粒与配线以成集成电路（Integrated Circuit；简称IC），此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架（Pin），称之为打线，作为与外界电路板连接之用。
【半导体切片】半导体晶圆切割 - 副本
本文介绍，先进封装(advanced packaging)的后端工艺(back-end)之一：晶圆切片(wafer dicing)。 在过去三十年期间，切片(dicing)系统与刀片(blade)已经不断地改进以对付工艺的挑战和接纳不同类型基板的要求。最新的、对生产率造成最大影响的设备进展包括：采用两个切割(two cuts)同时进行的、将超程(overtravel)减到最小的双轴(dual-spindle)切片系统，代表性的有日本东精精密的AD3000T和AD2000T；自动心轴扭力监测和自动冷却剂流量调节能力。重大的切片刀片进步包括一些刀片，它们用于很窄条和/或较高芯片尺寸的晶圆、以铜金属化的晶圆、非常薄的晶圆、和在切片之后要求表面抛光的元件用的晶圆。许多今天要求高的应用都要求设备能力和刀片特性两方面都最优化的工艺，以尽可能最低的成本提供尽可能高的效率。 最近，日本东精精密又向市场推出了非接触式的激光切割设备ML200和ML300型 切片机制(The Dicing Mechanism) 硅晶圆切片工艺是在“后端”装配工艺中的第一步。该工艺将晶圆分成单个的芯片，用于随后的芯片接合(die bonding)、引线接合(wire bonding)和测试工序。 一个转动的研磨盘(刀片)完成切片(dicing)。一根心轴以高速，30,000~60,000rpm (83~175m/sec的线性速度)转动刀片。该刀片由嵌入电镀镍矩阵黏合剂中的研磨金刚石制成。 在芯片的分割期间，刀片碾碎基础材料(晶圆)，同时去掉所产生的碎片。材料的去掉沿着晶方(dice)的有源区域之间的专用切割线(迹道)发生的。冷却剂(通常是去离子水)指到切割缝内，改善切割品质，和通过帮助去掉碎片而延长刀片寿命。每条迹道(street)的宽度(切口)与刀片的厚度成比例。 关键工艺参数 硅圆片切割应用的目的是将产量和合格率最大，同时资产拥有的成本最小。可是，挑战是增加的产量经常减少合格率，反之亦然。晶圆基板进给到切割刀片的速度决定产出。随着进给速度增加，切割品质变得更加难以维持在可接受的工艺窗口内。进给速度也影响刀片寿命。 1