数字频率相位计

摘要随着科学技术突飞猛进的发展，电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中，而电子测量技术又是电子技术中进行信息检测的重要手段，在现代科学技术中占有举足轻重的作用和地位。

本系统为数字式频率相位计，由移相网络模块、相位差测量模块及频率测量模块三大部份构成，其系统功能主要是进行相位差测量及频率测量。

移相网络主要是由RC移相电路和LM324运放电路组成，将被测信号送入移相网络，经RC移相、LM324隔离放大，产生两路信号，一路为基准信号经过波形转换，另一路为移相后的信号。

分别经过波形转换、整形、二分频送给相位测量模块及频率测量模块。

相位差测量仪主要是由锁相环PLL（Phase Lock Loop）产生360倍频基准信号和移相网络的基准信号与待测信号进行异或后的信号作为显示器的闸门电路和控制信号。

频率测量模块主要是用计数法测量频率的，它是有某个已知标准时间间隔Ts内，测出被测信号重复出现的次数N，然后计算出频率f=N/Ts.显示电路模块主要是由计数器、锁存器、译码器和数码管组成。

整个装置具有原理简单，测量精度高,测量范围宽，测量结果显示直观的特点。

【关键词：数字频率相位计相位差测量】在电子系统非常广泛应用领域内，到处可见到处理离散信息的数字电路，在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。

2 设计方案概述根椐设计任务书的要求，我们参考了一些相关资料书，经过小组的讨论分析，提出了以下方案：相位测量仪是利用锁相环PLL（Phase Lock Loop）技术组成相位差测量仪。

基准信号与待测信号进行异或后的信号作为计数器的闸门控制信号来控制计数器，使计数器在待测信号与基准信号之间的相位差间计数，则计数器计出来的数值则为待测信号与基准信号间的相位差。

数字频率计实际上就是一个脉冲计数器,即在单位时间里(如1S)所统计的脉冲个数。

数字频率计主要由输入整形电路、晶体振荡器、分频器及量程选择开关、门控电路、闸门、计数译码显示电路等组成。

首先,把被测信号(以正弦波为例)通过放大、整形电路将其转换成同频率的脉冲信号,然后将它加到闸门的一个输入端。

闸门的别一个输入端是门控电路发出的标准脉冲,只有在门控电路的输入高电平的时间T是非常准确的,它由一个高稳定的石英振荡器和一个多级分频器及量程选择开关共同决定。

逻辑控制电路是控制计数器的工作顺序的,使计数器按照一定的工作程序进行有条理的工作(例如准备----计数----显示------清零----准备下一次测量)。

2.1 系统的组成（一）总体框图（见图2.1）图2.1 数字频率相位计的组成总框图3 移相网络部分图3.1 移相网络移相网络是由二节RC超前或滞后移相网络、集成运算放放大器组成的电压跟随器和运放组成的。

一节RC电路（如图3.1.1）所示。

由它的相量图可知超一个相角φ，当f →0时，φ→90°；f →∞时，φ→0。

这说明：一节RC电路最大相移不超过90°，不能满足相位平衡条件。

若两节RC电路最大相移虽可接近180°，但此时频率必须很低，从而容抗很大，致使输出电压接近于零，所以本电路又加了电压跟随器和放大器。

图3.1.1 RC 电路RC 移相器，具有电路简单，经济方便等优点，但选频作用较差，振幅不够稳定，频率调节不便，因此一般用于频率固定、稳定性要求不高的场合。

如图3.1.2所示移相网络的电路图3.1.2 移相网络电路由于不同的频率输入要达到准确的移相，电阻和电容的参数就要改变才能使RC 正常移相。

本电路电路调试了三组参数分别为100HZ 、500HZ 、1KHZ 。

其计数公式：，得。

本电路是通过拨码开关对相位计的量程的进行转换的，调整电位器R7即可对输入信号进行 45如上图所示，R7的下端电压为：，Vin 为输入信号，w为输入信号的角频率。

4 相位测量部分相位测量工作原理（如图4.1）：基准信号(电压信号)fr经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=3600的分频器，使锁相环的输出信号频率为3600fr，但相位与fr相同，这个输出信号被用作计数器的计数时钟。

电流信号fs与电压信号fR经放大整形再2分频后得到的fs／2与fR／2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差；利用这个信号作为计数器的闸门控制信号，使计数器仅在fR与fs的相位差tp内计数，这样计数器计得的数即为fR与fs之间的相位差。

由于计数时钟频率为3600fR，因此，一个计数脉冲对应0.1°。

计数的值经锁存译码后通过LED数码管显示。

这种测量方法可以从波形图图1-4得到理解和说明。

图中D触发器用于判断fR与fs的相位关系，D触发器的特性方程,当Q为1时，fR超前于fs，相位取正值，符号位数码管显示全黑；当Q 为0时，fR滞后于fs，相位取负值，符号位数码管显示“-”。

图4.1相位差测量框图图4.2测量波形图4.1放大整形电路的分析与实现放大整形电路：是通过2片LM324运放和1片7404来实现放大整形电路的。

在相位差测量过程中，不允许电压和电流两路信号在放大整形电路中发生相对相移。

为了使两路信号在测量电路中引起的附加相移是相同的，如图4.3中A1和A2安排了相同的电路。

如图2-1所示，第一级运放将输入信号放大K倍，其中k为放大倍数,K=1+R2/R1。

为了使信号能放大11倍，可以将R2设置为100K，将R1设置为10K。

C1为耦合电容，起作用为隔直流通交流。

第二级运放用作比较器，经3.3kΩ的限流电阻和DZ组成的限幅电路以及二极管D 和7404整形后，使其转换成TTL电平的信号。

图4.3 放大整形电路Multisim模拟图4.2 锁相环倍频电路的分析与实现锁相倍频电路：是通过锁相环和分频器两个环节实现的。

设电流信号的最高工作频率为250Hz，测量的分辨率取0.1°，3600倍频后信号的频率为900KHz，故可选择最高工作频率为40MHz的锁相环74HC4046。

为了使fr在0Hz～250Hz时锁相环工作稳定，线性良好，入锁时间快，电阻电容参数选择见附录1的元器件名细表所标的值。

其电路原路图如图4.4图4.4 锁相倍频电路设经过放大整形后的两路信号分别记为fr’和fs’。

信号fr’由锁相环的14脚输入，输出信号经由4片74LS90芯片组成的3600分频器反馈到锁相环的3脚输入，其中两片90芯片组成两个六进制计数器，另两片组成两个十进制计数器，一起组成3600的分频器。

整个模块实现3600倍频的效果，使得测量的精度能达到0.1°。

图2-3为4046的引脚图，图2-4(a)、2-4(b)为90芯片的引脚图和功能图。

图4.4.1 4046引脚图4.3 闸门电路闸门电路的作用是控制计数器的输入脉冲，使计数器仅在两信号的相位差之间计数。

4.4 控制门图4.5 控制电路控制电路的输入信号是异或门的输出信号A，由上图可知控制电路在信号A的下降沿时，要先将计数器的计数结果送入锁存器进行锁存，然后对计数器进行清零，以便计数器下一次能正常工作。

控制电路74LS386和74LS04组成。

4.5 计数器计数器部分的核心部件是由十六计数器74LS161，它是边沿处罚的同步加法计数器，CLR为异步清零端，LOAD为置数端，以低电平为有效电平。

用一块74LS161和一片与非门采用反馈清零法可制成十进制计数器，四片161达到计数锁存相位差数值的效果，其电路原理图如图2-5。

其最低位161片的脉冲由经过异或门和经过锁相倍频后的两列波经过一个与非门产生，这是为了保证计数器能在所求相位差的脉冲时间内计数。

其输出端接译码器的输入端A、B、C、D。

其LOAD端与异或门出来后的信号相连，当停止计数时将触发置数端产生清零的效果。

图2-5 计数器原理图4.6 锁存器在移相网络的两个相位差内计数器的计数结果(被测信号相位)必须经锁定后才能获得稳定显示值。

锁存器通过触发脉冲的控制,将测得的数据寄存起来,送显示译码器。

锁存器可能采用一般的8位并行输入寄存器。

为使数据稳定,最好采用边沿触发方式的器件。

4.7 显示译码器与数码管译码显示部分是由四片74HC4511与四个7段共阳数码管来共同达到译码显示相位差的效果，第5个数码管引脚的G端与D触发器相连，用来显示相位差的超前或滞后当Q为1时，fr超前于fs，相位取正值，符号位数码管显示全黑；当Q为0时，fr滞后于fs，相位取负值，符号位数码管显示“-”。

其电路原理图如图2-4。

芯片4511的LE 端与异或门出来后的非门相连，当计数器停止工作时，4511将锁存 LE由0跳变到1时的BCD码的输入。

图2-7 译码显示原理图5 频率测量部分在许多情况下,要对信号的频率进行测量。

利用示波器可能粗略测量被测信号的频率,精确测量则要用到数字频率计。

数字频率计用到的数字技术很多。

本节数字频率计的设计与制作项目可以进一步加深我们对数字电路应用技术方面的了解与认识,进一步熟悉数字电路系统设计、制作与调试的方法和步骤。

5.1 数字频率计的基本原理数字频率计的主要功能是测量周期信号的频率。

频率是在单位时间(1S)内信号周期性变化的次数。

如果我们能在给定的1S时间内对信号波形计数,并将计数结果显示出来,就能读取被测信号的频率。

其频率可表示为：fNT数字频率计首先必须获得相对稳定与准确时间,同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号,然后通过计数器计算这一段时间间隔内的脉冲个数,将其换算后显示出来。

这就是数字频率计的基本原理。

5.2 数字频率计系统框图从数字频率计的基本原理出发,根据设计要求,得到如图所示的电路框图5.2图5.2 数字频率计的框图把被测信号(以正弦波为例)通过放大`整形电路将其转换成同频率的脉冲信号，其频率与被测信号的频率相同。

时基电路提供标准的1s时间基准信号，其高电平持续时间，当1s信号来到时，闸门开通，被测信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。

若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率。

控制电路有两个输出信号：一个信号是产生上升沿的脉冲送入锁存器进行锁存，使送到译码器的数稳定，使得显示器上的数字稳定；另一个信号是产生一个下降沿的脉冲给计数器清零端清零，使计数器在每次1s过后清零从零开始新的一轮计数。

逻辑控制电路是控制计数器的工作顺序的,使计数器按照一定的工作程序进行有条理的工作(例如准备----计数----显示------清零----准备下一次测量.时序关系图如图5.2所示：图5.2 频率测量模块波形图下面介绍框图各部分的功能及实现方法：5.2.1 放大整形电路(1) 信号经过运放LM324波形转换把正弦波转换成方波，为了能测量不同电平值与波形的周期信号的频率,必须对被测信号进行放大与整形处理,使之成为能被计数器有效识别的脉冲信号。