第二章 TMS320X281x 结构(存储器) (1)
TMS320F28122810第一章(共七章)
第1章 TMS320F2812/2810综述1.1 TMS320F28x系列DSP的特点z高性能静态CMOS技术-150MHZ振荡频率（6.67ns指令周期）-低功耗设计（1.8V内核@135MHZ, 1.9V内核@ 150MHZ, 3.3V的I/O引脚）- 3.3V的Flash电压z JTAG边界扫描功能z高性能32位CPU-16×16位和32×32位乘加操作-哈佛总线结构-快速中断响应和处理-统一的存储器规划-4M的线性程序地址-4M的线性数据地址-高效的代码（C/C++和汇编语言）-TMS320F24x/LF240x处理器源代码兼容z片内存储器-Flash(闪存)：可达128K×16的Flash（4个8K×16和6个16K×16的区间）-ROM(只读存储器)：可达128K×16的ROM-1K×16的OTP（一次性可编程）ROM-L0和L1：两块4K×16的单存取RAM（SARAM）-H0：1块8K×16的SARAM-M0和M1：两块1K×16的SARAMz引导ROM（4K×16）-软件引导模式-标准数学表z外部接口（仅2812）-可达1M的存储器空间-可编程的等待状态-可编程的读/写选通定时-三个独立的片选z时钟和系统控制-支持动态改变锁相环（PLL）的参数值-片内振荡器-看门狗定时器模块z外围中断扩展功能可支持45个外围中断z128位安全密码钥匙/锁-保护Flash/ROM/OTP和L0/L1存储器-防止固件反向工程z三个32位CPU定时器z电机控制外围-两个事件管理器（EV A和EVB）-和240xA兼容z串行接口外围-串行外围接口（SPI）-两个串行通信接口（SCI），标准UART接口-增强型CAN总线（eCAN）-SPI模式的多通道缓冲串口（McBSP）z12位AD转换器，16个通道-2×8通道的输入多路选择器-两个采样保持器-单/同时转换模式-快速转换时间：80ns/每秒12.5兆次转换z可达56个独立可编程的多路通用输入/输出（GPIO）管脚z先进的仿真特性-分析和断点功能-硬件实时调试z支持工具包括-ANSI C/C++ 编译/汇编/连接器-支持TMS320C24x/240x指令-代码设计师工作室（CCS）IDE平台-基于DSP的基本输入输出系统（DSP/BIOS）-JTAG扫描控制器-第三方数字化电机控制算法z低功耗模式和功率节省-支持IDLE、STANDBY、HALT模式-可以关断单个外围时钟z封装-179脚GHH MicroStar BGA（2812）-176脚PGF LQFP（2812）-128脚PBK LQFP（2810、2811）z温度范围-A：－40℃到85℃（GHH、PGF、PBK）-S：－40℃到125℃（GHH、PGF、PBK）图1.1为TMS320F2812的176脚PGF LQFP管脚封装图。
2812DSP-02DSP芯片的结构
计算机信息工程学院
DSP技术及应用
’281x硬件结构
281x系列芯片的结构
串行接口外设
- 串行外设接口（SPI） 两个串行通信接口（SCI），标准的UART 2 - 增强型局域网络控制器（eCAN）
- 多通道缓冲串口（McBSP）
计算机信息工程学院
DSP技术及应用
’281x硬件结构
281x系列芯片的结构
12位ADC，16通道
- 2个8通道的输入多路转换器 - 两个采样保持器
2
- 单个/双路同步采样 - 高速通道转换速率：80ns/12.5MSPS
最多有56个可编程通用输入输出（GPIO）引脚
计算机信息工程学院
F281x 功能框图
DSP技术及应用
’281x硬件结构
2.2 CPU结构与寄存器
第2讲 281x芯片的结构
计算机信息工程学院
DSP技术及应用
’281x硬件结构
内容提要
TMS320X281x芯片是一种特殊结构的微处理器， 为了快速地实现数字信号处理运算，采用了流水 线指令执行结构和相应的并行处理结构，可在一 个周期内对数据进行高速的算术运算和逻辑运算。
2
• 本讲主要介绍TMS320X281x芯片的硬件结构。
计算机信息工程学院
TMS320X281x Block Diagram
Program Bus Boot Boot ROM ROM Event Manager A Event Manager B 12-bit ADC Watchdog
A(18-0)
22 32 32 32
Sectored Sectored Flash Flash
- 四个独立的片选端
计算机信息工程学院
第2课 F2812系统结构
BGA封装的F2812
179引脚GHH球形网格阵列BGA（Ball Grid Array）
11
BGA封装的机械尺寸
12
贴片封装的F2812
176引脚LQFP封装顶视图
128引脚PBK封装顶视图
13
贴片封装的机械尺寸
14
F2812电源
2812采用了高性能的静态CMOS技术，时钟 频率可达150MHZ（6.67ns），其核心电压 为1.8V，I/O口电压3.3V，Flash编程电压也 为3.3V。 在设计2812电源部分的时候，需要将常用 的5V电压转换成1.8V和3.3V的电压之后， 才能供给2812。
8
TMS320F2812的主要特点
4） 片上存储器 --有多达128K×16的FLASH存储器 （4个8K×16和 6个16K×16） --有多达128K×16的ROM 5）外部存储器接口 --有多达1MB的寻址空间 --三个独立的片选端 6）时钟与系统控制 --支持动态的改变锁相环（PLL）的频率 --片上振荡器 7）三个外部中断 8）外部中断扩展（PIE）模块，支持45外部中 断
MUX
Data Memory
XAR31-16
XAR15-0
=AR7-0
28
C28x Pipeline
A F1 F2 D1 D2 R1 R2 B C D E F G H
F1: 取指令地址 F2: 取指令内容 D1: 32/16判断边界 D2: 取指译码 R1: 操作数地址 R2: 取操作数 E: 指令执行 W: 写内容回存储单元
Program Bus
32-bit 定点DSP
32 x 32 bit MAC
2次单周期16 x 16 MAC (DMAC) 快速中断响应机制 单周期读、写、修改指令
TMS320F281x课后作业参考答案
TMS320F281x课后作业参考答案教材：《TMS320F281x DSP原理及应⽤技术》韩丰⽥编著清华⼤学出版社课后作业参考答案By马钧华Dated 2013-1-8 修订上次修订：@2014-1-9注：第九、⼗、⼗⼀章的内容，学⽣不要求完成。
⽬录⽬录 (1)P14 第⼀章绪论习题与思考题 (1)P.45 第⼆章系统控制及中断习题与思考题 (3)P.69 第三章存储器及外部接⼝习题与思考题 (5)P.97 第四章串⾏通信接⼝习题与思考题 (7)P124 第五章串⾏外设接⼝习题与思考题 (9)P175 第六章增强型CAN控制器习题与思考题 (11)P224 第七章事件管理器习题与思考题 (11)P247 第⼋章AD转换模块习题与思考题 (13)P265 第九章DSP系统硬件设计基础习题与思考题 (15)P300 第⼗章TMS320C28x的软件设计习题与思考题 (17)P322 第⼗⼀章⽆刷直流电机控制习题与思考题 (19)P14 第⼀章绪论习题与思考题1．什么是可编程DSP芯⽚？它有什么特点？答：程序是需要固化在存储芯⽚中的。
由于体积的限制，嵌⼊式应⽤为主的DSP芯⽚，⼀般不配置如电脑中的硬盘。
可编程DSP芯⽚，指该DSP芯⽚内部带有可重复编程的存储器。
在使⽤中常常将“编程”更加形象地称为“固化”、“烧写”。
TI的C2000系列，在⽚内带有Flash存储器，⽤户可以将代码通过CCS的⼯具插件，将代码编程（或称烧写、固化）到Flash存储器中。
这样，程序可以直接从⽚内的Flash存储器启动运⾏，单个芯⽚就是⼀个可最终独⽴运⾏的系统了。
可以不再将存储器接⼝，也就是常规的地址线、数据线和控制线的3总线接⼝，引出到芯⽚外部。
当然，有其他的扩展需求除外。
TI的其他2个重要系列C5000和C6000，芯⽚内部是不带⽤户可编程存储器的，需要在⽚外提供。
2．什么是定点DSP芯⽚和浮点DSP芯⽚？各有什么特点？答：指硬件上的差别。
TMS320F28122810第二章(共七章)
第2章 TMS320F281x系统控制和中断外围2.1 TMS320F28x的存储器2.1.1 Flash和OTP存储器简介本节描述281x中的Flash和一次性编程OTP存储器特点。
片内Flash存储器在程序和数据存储器空间中均匀分布。
Flash 存储器有如下特点：z多个分区z有代码安全保护z有低功耗模式z可根据CPU频率调整的等待状态z Flash管线模式可提高性能2K×16的OTP存储器用于存放TI公司专用的工程和制造信息。
余下空间用户可以用来存放自己的代码或数据。
有一些相关的寄存器可以用于配置Flash和OTP存储器。
但必须注意的是只有在执行了EALLOW指令后，才可以将数据写入这些寄存器。
执行了EDIS指令后，数据写入操作被禁止执行。
这可以保护寄存器免于被干扰。
读寄存器操作一直可以进行。
通过JTAG仿真口可以读写这些寄存器内容而不用执行EALLOW指令。
寄存器支持16位和32位操作。
注意：执行Flash寄存器配置任务的代码不能放在Flash或OTP存储器中执行。
代码应该放在Flash和OTP外的其它RAM空间进行。
而且当Flash或OTP存储器中正在跑程序时也不要对Flash和OTP寄存器进行操作，直到程序结束后才可进行操作。
在Flash/OTP中运行的代码可以读Flash寄存器中的内容，但千万不要写内容进去。
这样做是为了避免时序上的混乱。
2.1.2 Flash和OTP功耗模式Flash和OTP有三种功耗模式z复位或睡眠状态：DSP复位后的缺省模式，该模式下存储器部分和激活部分均处于睡眠状态（最低功耗）。
z备用状态：在该状态或睡眠状态下进行CPU的读或取操作将自动使DSP的工作模式变为活跃状态。
z活跃或读状态：该状态下DSP功耗最高。
在从Flash/OTP中读或执行代码操作期间，功耗模式是保持不变的。
如果要改变功耗模式，可以采用如下几种方法：z移到低功耗状态：如果要将DSP从高功耗模式带入更低一点的功耗模式，只需改变PWR 模式位（FPWR寄存器中）就可瞬时完成。
第二章 TMS320F281xDSP控制器的总体结构
与PLL、时钟配置相关的寄存器
SYSCR：系统控制寄存器 PLLCR：PLL控制寄存器 HISPCP：高速片上外设分频器 LOSPCP：低速片上外设分频器
15 Reserved R-0
4 3 DIV R/W-0
0
PLL控制寄存器（PLLCR） DIV=000：旁路方式 DIV=0001B～1010B，对应表中n=1～ 10 DIV=1011B～1111B，保留
◆ SARAM均可映射 到程序存储空间和数 据存储空间，L0和L1 受片上FLASH中的密 码保护 ◆ FLASH和一次可 编程EPROM(OTP)也 受FLASH的密码保护
TMS320F2812存储空间的映射
128K×16位FLASH
18K×16位RAM：分成 M0、M1、L0、L1 和 H0 这5个块 4K×16位BootROM 1K×16位OTP ROM
3、定时器寄存器（书本）
2.7 通用输入/输出I/O口（GPIO）
GPIO：通用输入输出（56个）； GPIO引脚是多功能复用的，即可作为数字I/O 口，也可作为特殊功能接口（如SCI、SPI）。 GPIO分A、B、D、E、F、G六组，通过 GPxMux、 GPxDIR、 GPxQUAL寄存器进行 控制。 如果GPIO配置为数字I/O，则可通过GPxDAT 、 GPxSET 、GPxCLEAR、GPxTOGGLE寄 存器对其引脚进行操作。
TIMCLK值如何确定？
1）给TDDRH:TDDR赋值 2）装载PSCH:PSC 3）每隔一个SYSCLKOUT PSCH:PSC值减少1，直 到为0，就会输出一个 TIMCLK。
定时器的工作示意图
计数器每走一步所需要的时间：
CPU一个周期所计量的时间为：
TMS320x28xx系列DSP综述0310
Sectored
Flash
A(18-0) 22 32 32 32
32-bit Auxiliary
128K×16b
2个事件管理器 其中的PWM单元， 用于电机控制 Boot RAM 16通道，分辨率为12 ROM 位的模数转换模块 18K×16b 4K×16b 作用是防止程序跑 飞或进入死循环， 多通道缓冲串行接口
④ TMS320X2812芯片内的存储空间。
其内部存放用户程序代码 或数据表，Flash的内容 可以通过JTAG仿真器烧 写或擦除
TMS320F2812片内含有128K ×16位的Flash，分为4个8K ×16位和6个16K ×16位的存储段；对应的TMS320C2812 取决于CPU的 片内含有128K ×16位的ROM。
曲阜师范大学 电气信息与自动化学院
DSP应用技术
13
2.1 TMS320X2812的性能
⑩ 3个32位CPU定时器。 定时器是DSP为了精确的控制时间，以满足某些特定事件 的要求。 TIMER0 1 2，其中TIMER1和2是TI公司保留的，只能用 TIMER0。
14
曲阜师范大学 电气信息与自动化学院
20
曲阜师范大学 电气信息与自动化学院
DSP应用技术
2.2 TMS320X2812的片内外设
（2）ADC采样模块
输入信号不 能大于3V！
F2812内部集成了一个12为分辨率的ADC模块，该模数转换器 内部有2个独立的模拟多路转换器和2个独立的采样保持器，每 个模拟多路转换器接收8个通道的模拟输入信号。虽然，2个采 样保持器可以实现对两路模拟信号的同时采样，但 A/D转换必 须分时进行，因为内部核心A/D转换器只有一个。 理论上采样精度为12位，在实际使用中采样精度为9位或10位， 经过硬件、软件校正措施，精度可有效提高。
DSP芯片应用系列讲座_二_第4讲TMS320F281xDSP的存储器系统
DSP 芯片应用系列讲座(二)第4讲 T M S 320F 281x DSP 的存储器系统杨 峡1,张雄伟2(1.解放军理工大学通信工程学院研究生1队,江苏南京210007;2.解放军理工大学通信工程学院电子信息工程系)摘 要:T I 公司新近推出的T M S 320F 281x 系列32位定点DSP 芯片具有丰富的存储器资源,尤其是片内FL A SH 与其它系列D SP 芯片的存储器相比,有许多突出的优点。
文中介绍了T M S 320F 281x 存储器,着重介绍了片内F LA SH 、Boo t RO M 及代码保护模块的特点及用法。
关键词:存储器;闪速存储器;数字信号处理器中图分类号:T N 911.72文献标识码:A文章编号:CN 32-1289(2005)02-0076-05Memory System of TMS 320F 281x DSPYA N G X ia 1,ZH A N G X iong -w ei 2(1.P ostg raduate T ea m 1ICE,P L A U ST ,Nanjing 210007,China ;2.Depar tment o f Electr onic Info rmat ion Engineer ing ICE,P LA U ST )Abstract :T he TM S320F281x 32-bit fixed-point digital signal processors released recently by Tex as Instrum ents Incor porated have abundant m em ory resour pared w ith the other DSP series ,the FLASH memo ry of T M S 320F 281x series has many advantag es .This paper firstly pr esented an introductio n of the TM S320F281x m em ory sy stem,and then the FLASH memory ,Bo ot ROM and co de secur ity mo dule in detail.Key words :m em ory ;FLASH ;DSPTM S320F281x(以下简称F281x )系列DSP 芯片片内具有多种类型的存储器,包括只读存储器(ROM )、单存取随机存储器(SARAM )、片内闪存(FLASH)和一次性可编程存储器(OT P)。
第2章_TMS320X281X的结构、资源及性能
1、电源信号引脚
1、电源信号引脚-续
1、电源信号引脚-续
J4
L7 L10 N14 G11 E9
N8
2、外部存储器接口 （XINTF）信号引脚
2、外部存储器接口 （XINTF） 信号引脚-续
2、外部存储器接口 （XINTF） 信号引脚-续
3、ADC模拟输入信号引 脚
3、ADC模拟输入信号引 脚 -续
2.1 TMS320X281X的性能
2. 支持JTAG在线仿真接口。 3. 高性能的32位中央处理器(TMS320C28x)： 一个周期内能够完成32位×32位的乘法累加 运算。 一个周期内能够完成2个16位×16位的乘法 累加运算。 采用哈佛总线结构模式。 具有快速的中断响应和中断处理能力。 具有统一的寄存器编程模式。 编程可兼容C/C++语言以及汇编语言。
2.2.4 串行外围设备接口 SPI (Serial Peripheral Interface)
扩展外围设备，例如，外扩高精度ADC，外扩EEPROM, LCD显示驱动器，网络控制器，DAC等
具有两种可选择的工作模式，主模式或 者从模式。 支持125种可编程的波特率。 发送和接收可以同步操作，可实现全双 工通信模式。 具有16级深度的发送/接收FIFO功能，发 送数据的时候数据与数据之间的延时可 以进行控制。
2.1 TMS320X281X的性能
5. Boot ROM空间 空间大小为4K×16位。 内含软件启动模式。 内含标准的数学函数库。 6. 外部存储器接口 有多达1M×16位的总存储空间。 3个独立的片选信号。 可编程的等待时间。 可编程的读写时序。 7. 时钟和系统控制 内含看门狗定时器模块。 具有片内振荡器。 支持动态锁相环倍频。
(完整版)TMS320X281X的硬件设计
3.1 如何保证2812系统正常工作
尽管很多开发板厂家号称自己的开发板仿 真器支持热插拔，但是事实并非如此，大 量实验说明，带电停止或运行仿真器都有 可能造成运行环境的死机。所以要按照正 常的步骤来操作。
复位电路的设计错误也会导致系统不能正 常运行。
上电顺序：在系统没有加电的情况 下将仿真器和目标板的JTAG口连接 好，然后将+5V电源插到目标板的 电源插座。接着把仿真器的USB口 连接到计算机的USB口上，仿真器 红色的POWER灯亮，打开CCS单击 Debug菜单，然后单击Connect， 仿真器绿色的TARGET灯亮，说明 CCS已经和DSP通过仿真器链接成 功。
复位信号
设计时注意散热问题和电容匹配问题！
TMS320X2812 对 电源很敏感，采用电 压精度比较高的电源 芯片。例如： TPS767D301 ； TPS767D318
TPS767D301 芯 片 输入电压为+5V，芯 片起振，正常工作后， 能够产生精度较高的 3.3V 和 1.8V 的 电 压 给DSP使用。
下电顺序： CCS单击Debug菜单，然后单击Disconnect，断开 CCS和DSP的链接，仿真器绿色的TARGET灯灭，关闭CCS,把仿真 器的USB口从计算机拔下，仿真器红色的POWER灯灭，最后将仿 真器的JTAG口和目标板的JTAG口断开。
3.1 如何保证2812系统正常工作
最小系统：由主控芯片，加上一些电容、 电阻等外围器件构成。
内核和数字I/O的地 30MHz有源晶振
一般说来，在设计电源的过 程中，模拟地和数字地最后 通过电感连接起来，电源和 地通过电容连接起来。
JTAG信号引脚-DSP器件复位和看门 狗复位输出
3.2.2 电源电路设计
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
程
序
控
制（2）
分支跳转指令：
如果遇到分支跳转指令，硬件逻辑会把指令中的跳转地 址（立即数或累加器的低 22 位）加载到 PC，从而保证分 支跳转到指定的地址上。
子程序调用指令：
如果遇到的是子程序调用指令，不但需要考虑 PC 转移 到子程序的入口上，而且还要考虑到调用完后 PC 的返回。 因此，首先要将返回（断点）地址，即当前调用的下一条指 令地址保护起来，称为现场保护。堆栈就是为此而设。
程 序 的 启 动 过 程
C – start routine 0x3D 8000 FLASH (128K)
4
_c_int00
Boot.asm
“rts2800_ml.lib”
0x3F 7FF6
LB _c_int00 Passwords (8) H0 SARAM (8K)
5
0x3F 8000
3
“user” code sections
存 储 器 映 射
3FF000~3FFCC0： 数学表和功能 3FFCC0~3FFFC0： 引导装载功能 3FFFC0~3FFFFF： 复位向量以及CPU 向量表
Data
|
Program
Data
|
Program
0x00 0000 0x00 0400
MO SARAM (1K) M1 SARAM (1K)
外部地址总线，可寻址1M 字的外部存储器或 I/O 空间 双向外部数据总线（16位） 两个 8 K 字空间，由 XZCS0～XZCS1 内部逻辑与后输出的合成信号 512 K 字空间
XZCS2
XZCS6AND7
XZCS6 选择 512K 字空间，XZCS7 选择 16 K 字空间
写控制脚 读控制脚 读写控制脚，高电平表示读操作，低电平表示写操作 微处理器/微计算机模式选择 外围设备就绪信号，在该信号未变高时，CPU 将处于等待状态 外设总线请求信号 外设总线请求应答信号
§2-3 存储器管理
§2-4 TMS320X281x 系统功能
系统功能
§2-5 TMS320X281x 外设模块
本 章 小 结
程
序
控
制（1）
在指令流计算机（微处理器）中，程序的流程是按指令顺序执行的， 即在程序地址指针的指挥下按节拍进行工作。DSP 控制器的程序地址 的产生如下图（程序的启动过程）所示。
22 位的程序计数器 PC 是程序地址产生的核心部分，PC 也称为程 序地址指针。系统复位时由内部硬件逻辑将 PC 置为 0x3FFFC0H（复 位中断向量）。PC 的内容经程序地址寄存器（PAR）驱动程序地址总 线（PAB），使得中央处理单元 CPU 获得当前的指令。当前指令被装 入指令寄存器后，PC 的内容加 1 ，为下一个地址作准备。PC 的内容 决定了 CPU 下次取指的地点。 程序的流程一般是顺序的，但也存在跳变，引起程序跳变的情况： 分支跳转指令； 子程序调用； 软、硬件中断； 块传送或表传送。
第二章 TMS320X281x 的结构
§2-1 TMS320X281x 基本结构
§2-2 CPU 控制器
§2-3 存储器管理
存储器
§2-4 TMS320X281x 系统功能
§2-5 TMS320X281x 外设模块
本 章 小 结
存储器与 I/O 空间
18K 字的片内 SARAM（M0 / M1 / L0 / L1 / H0）; 4K 字的片内引导 ROM; 1K 字的片内一次性可编程 ROM（OTP）; 128K 字的片内程序 ROM / FLASH ROM; 128 位密钥（用于保护 FLASH / OTP / L0 / L1）； 1M 字的外部设备空间（可扩展各种并行外设）; 外部设备接口：地址线 19 根、数据线 16 根; 支持硬件等待。
CPU 定时器（1）
281x 器件上有 3 个 32 位 CPU 定时器（ TIMER0/1/2 ） TIMER0 可以在用户程序中使用，TIMER1/2 预留给 DSP BIOS 或其它 RTOS 使用（如果不用DSP BIOS，可以供用户使用）。 CPU 定时器只有一种运行模式，即连续减计数模式 每个定时器有 4 个 寄存器：
32
MUX
22
MUX
DP（16bit） 访问 65536 个数据页（每 页 64 字） 4M 以上的数 据存储区 DP 不能访问
Data Memory
XAR31-16
XAR15-0 =AR7-0
第二章 TMS320X281x 的结构
§2-1 TMS320X281x 基本结构
§2-2 CPU 控制器
volatile int *CSM=0x000AE0； volatile int *PWL=0x3F7FF8； volatile int tmp; Int I; //哑读密码位置 8 次 For (i=0;i<8;i++) tmp=PWL ++; //让 KEY 寄存器写密码 Asm(“ EALLOW”) *CSM++=PAWWWORD0; …… *CSM++=PAWWWORD7; Asm (“EDIS”)
L1 SARAM (4K)
reserved
OTP (1K)
reserved
• 用户自定义密码 128 bit
FLASH (128K)
128-Bit Password
– 映射到存储空间：0x00 0AE0 – 0x00 0AE7 – 寄存器受到 EALLOW 保护
• 128 bits = 2128 = 3.4 x 1038 • 1 次/2cycle 猜测所有的密码需要 1.4*10E23 年
reserved
0x08 0000 0x10 0000 0x18 0000
唯一能从内部引导 ROM操作向量的是 位于3FFFC0的复位 向量，他是厂家编程 的，指向初始化引导 函数（InitBoot）， 该函数用于启动引导 操作
0x3D 8000 FLASH (128K) 0x3D 7C00 128-Bit Password 0x3F 8000 HO SARAM (8K) 0x3F A000 reserved 0x3F F000 Boot ROM (4K) MP/MC=0 0x3F FFC0 BROM vector (32) MP/MC=0 ENPIE=0
1）计数寄存器（ TIMH:TIM ）：32 位
2）周期寄存器( PRDH:PRD )：32 位 3）预定标寄存器( TPR ): 32 位（预定标计数器 PSC＋分频寄存器 TDDR） 4）控制寄存器( TCR )：16位
CPU 定时器（2）
TIF － 定时器中断标志位 TIE － 定时器中断使能位 TRB － 定时器重装位
CSM: LO, L1
reserved OTP, FLASH
0x00 0800 PF 0 (2K) reserved 0x00 0D00 PIE vector (256) reserved ENPIE=1 reserved 0x00 1000 0x00 6000 PF 2 (4K) reserved 0x00 7000 PF 1 (4K) reserved 0x00 8000 LO SARAM (4K)
reserved
XINT Zone 7 (16K) 0x3F C000 MP/MC=1 XINT Vector-RAM (32) MP/MC=1 ENPIE=0
Functional Ove
Memory Map
①
⑤⑥… /XZCS0AND1 ② ⑤⑥… ⑤⑥… ④ ③ 0 /XZCS2
XWE XRD XR/W MP/MC READY XHOLD
XHOLDA
外部接口框图
16 位 19 位
XZCS7 取决于 MP / MC 的状态
XINTF
XA[0 . . 15 ]
XD[0 . . 15 ]
XA0 5 XA1 4 XA2 3 XA3 2 XA4 1 XA5 44 XA6 43 XA7 42 CY7C1021V33 XA8 27 XA9 26 TSSOP44 XA1 0 25 XA1 1 24 XA1 2 21 XA1 3 20 XA1 4 19 XA1 5 18 特点： XZ CS6AND7 n 6 XZ CS6AND7 n XW E n 17 XW E n 电压（3.0-3.6V） 3.3V XRDn 41 XRDn 高速（10/12/15ns） 4 0 39
3 . 3V
C1 3 . 3V 0 . 1u F
C2 0 . 1u F
片选无效时自动降低功耗
CY7 C10 21 V33 -12
存储器数据页指针
Data Bus Program Bus 6 LSB from IR XAR0 XAR1 XAR2 XAR3 XAR4 XAR5 XAR6 XAR7 ARAU DP (16)
外 部 存 储 器 的 扩 展
SRAM A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A1 0 A1 1 A1 2 A1 3 A1 4 A1 5 /CE /W E /OE /BHE /BL E I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O VCC VCC VSS VSS 7 8 9 10 13 14 15 16 29 30 31 32 35 36 37 38 11 33 12 34 XD0 XD1 XD2 XD3 XD4 XD5 XD6 XD7 XD8 XD9 XD1 0 XD1 1 XD1 2 XD1 3 XD1 4 XD1 5
0x00 9000
XINT Zone 0 (8K) XINT Zone 1 (8K) reserved XINT Zone 2 (0.5M) XINT Zone 6 (0.5M)