实时信号处理系统设计与实现
基于DSP+FPGA的实时信号采集系统设计与实现
基于DSP+FPGA的实时信号采集系统设计与实现周新淳【摘要】为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA 的实时信号采集系统设计方案.系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强.%In order to improve the accuracy and bias of real-time signal acquisition,a real-time signal acquisition system based on DSP +-FPGA is proposed.The system adopts 4 transducer array to build parallel array signal acquisition unit,the original signal acquisition amplification filtering through analog signal pretreatment,using TMS32010DSP chip as the core of signal processor chip to realize real-time signal acquisition andprocessing,including the signal spectrum analysis and target information simulation,controlled by DSP D/A converter DAC,through the realization of FPGA data storage,real-time display on the PC and DSP sampling data processing results.The performance of the system is tested by simulation.The results show that the signal acquisition system can effectively realize the real-time signal acquisition and processing,the anti-interference ability is strong.【期刊名称】《计算机测量与控制》【年(卷),期】2017(025)008【总页数】4页(P210-213)【关键词】DSP;FPGA;信号采集;系统设计【作者】周新淳【作者单位】宝鸡文理学院物理与光电技术学院,陕西宝鸡721016【正文语种】中文【中图分类】TN911实时信号采集是实现信号处理和数据分析的第一步，通过对信号发生源的实时信号采集，在军事和民用方面都具有广泛的用途。
单片机系统中的信号处理技术原理与实时性要求分析
单片机系统中的信号处理技术原理与实时性要求分析在单片机系统中，信号处理技术是一个关键的部分。
它涉及到将传感器采集到的信号转化为数字形式，以便单片机进行处理和分析。
信号处理技术的准确性和实时性是确保系统性能和稳定性的重要因素。
本文将介绍单片机系统中的信号处理技术原理，并分析实现实时性要求的方法。
首先，我们需要了解信号处理技术的原理。
在单片机系统中，信号处理主要分为模拟信号处理和数字信号处理两个阶段。
模拟信号处理涉及到将传感器采集的模拟信号进行放大、滤波和调整电平等操作，以便适应单片机输入的电平要求。
数字信号处理则将模拟信号转化为数字形式，以便单片机进行数学运算和逻辑判断。
在模拟信号处理阶段，放大电路负责将传感器采集的微弱信号放大到适合单片机输入的电平范围。
滤波电路则通过滤波器对信号进行滤波，去除高频噪声和干扰，使得信号质量更好。
另外，电平调整电路还可以将信号调整为单片机所需要的电平范围，以确保单片机能够稳定地接收信号。
而在数字信号处理阶段，模数转换器（ADC）负责将模拟信号转换为数字形式。
ADC使用采样和量化技术，将连续的模拟信号按照一定的时间间隔进行采样，并将每个采样点的幅值量化为一组数字数据。
此外，为了保证信号的准确性，在信号转换前应对信号进行抗混叠滤波和抗混叠插值处理，以消除混叠失真。
在实时性要求分析方面，单片机系统需要在规定的时间内准确地处理实时的信号。
实时性是指系统对外部事件和内部任务能够及时做出反应，并在特定时间范围内完成所需的处理。
对于信号处理技术来说，实时性要求主要体现在信号采集的频率和处理的速度上。
首先，信号采集的频率决定了系统对信号变化的响应能力。
如果信号变化很快，系统需要以较高的采样频率来获取准确的信号。
然而，采样频率过高会增加系统的计算负担，导致实时性下降。
因此，需要根据具体应用的要求和信号特征选择合适的采样频率。
其次，处理速度决定了系统对信号处理的能力。
单片机通过程序来处理信号，因此程序的执行速度极大地影响了系统的实时性。
一种雷达信号处理模块的设计和实现
一种雷达信号处理模块的设计和实现一种雷达信号处理模块的设计和实现现代雷达特别是机载雷达数字信号处理机的特点是输入数据多，工作模式复杂，信息处理量大。
因此，在一个实时信号处理系统中，雷达信号处理系统要同时进行高速数据分配、处理和大量的数据交换.而传统的雷达信号处理系统的设计思想是基于任务，设计者针对应用背景确定算法流程，确定相应的系统结构，再将结构划分为模块进行电路设计。
这种方法存在一定的局限性。
首先，硬件平台的确定会使算法的升级受到制约，由此带来运算量加大、数据存储量增加甚至控制流程变化等问题。
此外，雷达信号处理系统的任务往往不是单一的，目前很多原来由模拟电路完成的功能转由数字器件来处理。
系统在不同工作阶段的处理任务不同，需要兼顾多种功能。
这些问题都对通用性提出了进一步要求[2].随着大规模集成电路技术、高速串行处理及各种先进算法的飞速发展，利用高速DSP和FPGA相结合的系统结构是解决上述问题的有效途径。
1雷达信号处理机方案设计1.1雷达信号处理的目的现代机载雷达信号处理的任务繁重，主要功能是在空空方式下将AD 数据录取后进行数字脉压处理、数据格式转换和重排、加权降低频谱副瓣电平，然后进行匹配滤波或相参积累（FFT或DFT）、根据重复频率的方式进行一维或二维CFAR处理、跟踪时测角等运算后提取出点迹目标送给数据处理机。
空地方式下还要进行地图（如RBM和SAR）等相关图像成像处理，最后坐标转换成显示数据送给显控处理机。
上述任务需要基于百万门级可编程逻辑器件FPGA与高性能DSP芯片作为信号处理模块，以充分满足系统的实时性要求，同时为了缩短机载雷达系统的研制周期和减少开发经费，设计的基本指导思想是通用化的信号处理模块，可以根据不同要求，通过软件自由修改参数，方便用户使用。
1.2系统模块化设计方案的功能模块，除了信号处理所必需的脉冲压缩模块、为MTD模块作准备的数据重排模块、FIR滤波器组模块、求模模块、恒虚警处理模块和显示数据存储模块外，还包括雷达同步信号和内部处理同步产生模块、自检数据产生模块以及不同测试点测试数据采样存储模块。
一种距离高分辨力雷达实时信号处理机的设计与实现
Ｄｅ ｉｎ ａ ｄ Ｉ ｐｅ ｓｇ ｎ ｍ ｌｍｅ ｔ ｔ ｎ ｏ ｇ ｎ ｅ Ｒｅ ｏｕ ｉ ｎ Ｒａ ａ ｎ ａ ｉ ｆａ Ｈｉｈ Ｒａ ｇ — ｓ ｌｔ ｄ ｒ ｏ ｏ
Ｒｅ ｌ ｉ ｇ ａ ｏ ｅ ｓ ｒ ａ — ｍｅ Ｓｉ ｎ ｌ ｔ Ｐｒ ｃ ｓ ｏ
Ｚ Ａ Ｇ Ｙ ｎ －ｅ Ｆ Ｎ Ｘａ －ｏ ＷＡ Ｇ Ｊｎ Ｌ ｈ ｏｈ ｎ Ｈ Ｎ ｏｇｊ Ａ ｉｏｂ ｉ － Ｎ ｕ Ｉ ａ －ｏ ｇ Ｓ －
（ ｃｏｌ ｆ ｌ ｔ ｎｃａｄＩｆ ｍａｏ ｎｉｅｒ ｇ Ｂ ｉａｇＵ ｉｅ ｉ ） Ｓｈ ｏ ｏ ｅ ｒ ｉ ｎ ｎ ｒ ｔ ｎＥ ｇｎｅ ｎ ，ｅ ｎ ｎ ｒ ｔ Ｅ ｃｏ ｏ ｉ ｉ ｈ ｖ ｓｙ
ｐ ｒ ｌｌｓｇｎ — ｏ ｅ ｓｎ ｙｓｅ ｗ ｔ ａ ａ ｅ ｉ ａ ｐｒｃ ｓ ｉｇ ｓ ｔｍ ｈ ｍｕｌｉｌ ｇ — ｅｆ ｒ ｎ ｅ ＤＳ ｏ ｅ ｔｄ ｗ ｔ ｇ ｓ ｅ ｄ ｄ ｔ ｅ ｗｏ ｋ． ｓ ｓｅ ｃ ｎ ｇ ａｉｎ ｉ ｌ ｌ ｉ ｔｐ ｅｈｉｈ ｐ ｒｏ ｍａ ｃ Ｐｓｃ ｎｎ ｃｅ ｈ ｈｉｈ—ｐ ｅ ａ ａｎ ｔ ｒ Ａ ｙ ｔｍ ｏ ｆ ｕｒ ｔ ｓ ｉ ｉ ｏ
表1系统中主要操作的计算鲑存储景和传输量增益脉冲压缩多酋勒滤波跟踪搜索恒虚警检测跟踪搜索肌控制15ufl42ub10us42ua15us945ms420mi5ins运算时间6711857up1365nm9惦ms传输量dma154kb256kb80120mb3280mb存储量896kb640kb64mb32ib允许最大耗时150us脉冲周期150us脉冲周期looms帧周期looms帧周期考虑到系统性能的裕量以及算法的可扩展性对系统的主要操作在硬件平台上进行以下分配
基于FPGA+DSP的实时图像处理系统设计与实现
万方数据万方数据·１１０·微处理机２０１０年（ＤＰＲＡＭ）。
虽然Ｃ６４１６片内集成了高达８Ｍ位的片内高速缓存，但考虑到图像处理算法必涉及到对前后几帧图像进行处理，为保证系统运行时存储容量不会成为整个系统的性能瓶颈（ｃｈｏｋｅｐｏｉｎｔ），在ＤＳＰ模块中额外扩展存储空间。
由于ＥＭＩＦＡ口的数据宽度更大，因此系统在ＥＭＩＦＡ的ＣＥｌ空间内扩展了两片总共１２８Ｍ位的同步存储器。
Ｃ６４１６的引导方式有三种，分别是：不加载，ＣＰＵ直接开始执行地址０处的存储器中的指令；ＲＯＭ加载，位于ＥＭＩＦＢＣＥｌ空间的ＲＯＭ中的程序首选通过ＥＤＭＡ被搬人地址Ｏ处，ＲＯＭ加载只支持８位的ＲＯＭ加载；主机加载，外部主机通过主机接口初始化ＣＰＵ的存储空间，包括片内配置寄存器。
本系统采用的是ＲＯＭ加载方式。
Ｃ６４１６片内有三个多通道缓冲串口，经ＤＳＰ处理的最终结果将通过ＤＳＰ的多通道缓冲串口传送至ＦＰＧＡ。
３．４图像输出模块该模块的功能是将ＤＳＰ处理后的图像数据进行数模转换，并与字符信号合成后形成ＶＧＡ格式的视频信号。
这里选用的数模转换芯片为ＡＤＶ７１２５。
这是ＡＤＩ公司生产的一款三通道（每通道８位）视频数模转换器，其最大数据吞吐率３３０ＭＳＰＳ，输出信图２原始图像图３ＦＰＧＡ图像增强结果５结论实时图像处理系统以ＤＳＰ和ＦＰＧＡ为基本结构，并在此结构的基础上进行了优化，增加了视频输入通路。
同时所有的数据交换都通过了ＦＰＧＡ，后期的调试过程证明这样做使得调试非常方便，既可以监视数据的交换又方便修正前期设计的错误。
整个系统结构简单，各个模块功能清晰明了。
经后期大量的系统仿真验证：系统稳定性高，处理速度快，能满足设计要求。
号兼容ＲＳ一３４３Ａ／ＲＳ一１７０。
由ＦＰＧＡ产生的数字视频信号分别进入到ＡＤＶ７１２５的三个数据通道，经数模转换后输出模拟视频信号并与原来的同步信号、消隐信号叠加后便可以在显示器上显示处理的结果了。
基于MATLAB的DSP系统设计与实现
基于MATLAB的DSP系统设计与实现数字信号处理(DSP)技术在现代通信技术中的应用越来越广泛，其中MATLAB是一种广泛使用的开发工具。
在本文中，我们将探讨基于MATLAB的DSP系统设计与实现。
1. DSP的基本概念数字信号处理是将连续时间的模拟信号转换成数字信号，并在数字域中对信号进行处理的一种技术。
DSP技术在音频、视频、图像等领域都有广泛的应用。
2. DSP系统的基本架构一个典型的DSP系统由数据输入/输出部分、数字信号处理器、存储器和控制器等组成。
其中，DSP芯片是实现数字信号处理的核心部分。
DSP芯片一般采用定点运算方式，其运算速度较快，且电路比较简单，易于实现。
另外，DSP还需要使用各种算法来实现数字信号处理功能。
这些算法包括滤波、变换、傅里叶分析等等。
3. MATLAB在DSP系统中的应用MATLAB是一种广泛使用的数学软件，其在数字信号处理领域中也有广泛的应用。
使用MATLAB，可以快速地开发和调试各种DSP算法。
MATLAB提供了丰富的函数库和工具箱，包括数字信号处理工具箱(DSP Toolbox)、信号处理工具箱(Signal Processing Toolbox)等。
这些工具箱提供了各种滤波、变换等数字信号处理算法的实现。
另外，MATLAB也提供了各种绘图和分析工具，方便用户对数字信号进行分析和可视化。
4. DSP系统的设计与实现在基于MATLAB的DSP系统设计与实现过程中，一般需要遵循以下步骤：（1）定义问题：明确数字信号处理系统的输入、输出、处理方式和性能要求等。
（2）算法设计：根据问题的要求，选择合适的数字信号处理算法，并进行算法设计。
（3）算法实现：将算法实现成MATLAB程序，并进行调试和优化。
（4）系统集成：将算法和DSP硬件进行集成并进行测试。
5. 结语基于MATLAB的DSP系统设计与实现可以大大提高数字信号处理的效率和准确性。
在实际应用中，需要对系统进行合理设计和优化，才能达到更好的效果。
基于FPGA+CPU的信号处理系统的设计与实现
• 174•基于FPGA+CPU的信号处理系统的设计与实现上海广电通信技术有限公司 李红霞【摘要】文章简要介绍了雷达信号处理的发展现状，为了解决现有的雷达信号处理系统信号处理能力弱、数据传输速率低的问题，设计开发了基于FPGA+CPU 的船用导航雷达信号处理系统。
该系统充分利用FPGA 的流水性能以及通用 CPU 的并行处理能力，将算法合理分配至不同的处理器中，实现大数据量的实时传输和高性能的实时信号处理。
文章从系统设计入手介绍了船用导航雷达信号处理系统的工作原理，简要介绍了船用导航雷达信号处理系统的硬件设计，并从信号预处理、信号处理、目标跟踪三个方面阐述了船用导航雷达信号处理系统的信号处理流程和算法设计。
【关键词】雷达信号处理系统；信号预处理；信号处理；目标跟踪0 引言船舶驾驶员在驾驶船舶过程中，需要做到瞭望、定位、导航和避碰，这就要通过船用导航雷达来保证。
船用导航雷达是船舶正常航行所必备的电子设备之一,在过弯道、船舶靠港和离开以及海上作业等方面起到了重要的作用[1]。
雷达系统的不断升级相应的要求大幅提升信号处理系统的计算速度、数据带宽和传输速率[2]。
而现有的雷达信号处理系统的运算能力较低，传送数据的速率不高，无法满足现代信号处理的需求。
因此增强雷达系统的运算能力，提高传送数据的速度是如今雷达信号处理亟待解决的问题。
本文所采用的方案，可以很好地完成实时、可靠的雷达信号处理。
本文中的信号处理系统采用ADC+FPGA+CPU 的系统架构，集高密度计算与高速数据传输于一体，实现强大的信号处理及数据交换能力[1]，同时提高了系统的集成度。
1 系统设计船用导航雷达信号处理的数据量大，对实时性和数据传输速率都要求较高，本文中针对以上特点，并结合 FPGA 的流水性能以及通用 CPU 的并行处理能力，将算法合理分配至不同的处理器中，提升了信号处理能力和数据传输能力，降低成本的同时提高了系统的集成度。
船用导航雷达信号处理系统通过ADC 对视频信号进行采样，将模拟视频信号转换为数字化的视频数据。
DSP系统中PDT的设计与实现
总第172期2008年第10期舰船电子工程Ship Electronic Enginee ring Vol.28No.10101 DSP 系统中PDT 的设计与实现3亢 琰 徐火生 王 珩(武汉数字工程研究所 武汉 430074)摘 要 在实时信号处理系统中,DSP +F P G A 的系统架构具有较高的数据处理速度和较好的接口设计灵活性。
提出一个DSP +FP GA 架构的实时信号处理系统,分析该系统的存储器构成及工作原理,设计了该系统的PDT (peripher al de 2vice transfe r )传输方式,实现了DSP 的EM IF 口对高速数据的读写控制。
关键词 DSP ;FP GA ;PDT 中图分类号 TN911.72Design a nd Realizat ion of PD T i n a S ystem wit h DS PKa ng Yan X u Huoshe ng W ang He ng(Wuha n Digital Engineering Institute ,Wuhan 430074)Abs tra ct A Real 2time signal proce ssing syste m with the st ruc ture of DSP +FP GA ,specialize s in high 2speed da ta pro 2cessing and has flexibility in it s interfaces de signing.In this paper ,the author designed a Real 2time signal processing system wit h t he str ucture of DSP +FP G A ,analyzed conformation of sto rage of the syste m and its principle of f unctio n ,designed the PDT tr ansfer ring mode of the system ,and r ealized high 2speed data πs read 2write with EMIF upon the DSP.Ke y w ords DSP ,F P G A ,PDT Class N umber TN911.721 引言数字信号处理器(DSP)和现场可编程门阵列器件(F P G A),为高速、实时数字信号处理提供了很好的解决方案。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Xilinx CLB
Configurable logic block (CLB) Slice CLB CLB Logic cell Logic cell Slice Logic cell Logic cell
Slice CLB CLB Logic cell Logic cell
Slice Logic cell Logic cell
系统实时性（1）
将数字信号处理系统的功能定义为一个变换Tj，对输 入信号xi（n）进行处理，得到输出信号yj（m）。
y j m Tj x n
x n
T xn , n 0,1,
y m
L 1
T xn , n L, L 1,
2 L 1
»三维优化 (面积，速度，功耗) »实现预期的速度—面积—功率折衷 »功耗
P C V f
2
»延迟减低技术→通过低电压操作提高速度和降 低功耗； »由于乘法运算在信号处理中占主导地位，减少 乘法的操作次数至关重要（通过强度缩减实现 ）。
并行处理机制
采用并行处理加快处理速度（性能）
» 模块颗粒度 – 工作（job），任务（Task），过程（Process），变量（ Variable），位（Bit） » 并发控制
– 中央控制（编程） – 数据驱动
数据流, 需求驱动
» 通信过程
– 专业网络结构 – 共享存储器
» 问题规模
– 模块数 – 内存大小
鸿沟解决方案
更高…高性能的通用处理器
» 实质上为一种软件计算系统—利用软件和硬件辅助逻辑 实现信号处理计算。
性能更高的定制VLSI电路
» 灵活性（易变性）差，价格竞争力弱。
实时信号处理-信号处理系统的设计与实现，J.G.Ackenhusen著 ，李玉柏 等译，电子工业出版社，2002 VLSI数字信号处理-设计与实现，张欣 著，科学出版社，2003 无线通信FPGA设计，田耘 等编， 电子工业出版社，2008
讲授内容安排
1.绪论
» 数字信号处理与FPGA，数字信号处理的技术要求、设计 与实现
Tc
Ty
系统实时性（2）
Tc < LTx时输入和相应输出的定时关系
» Tc小于帧持续时间，输出总能跟上输入
x n
y m
Tc
y 0
y 1
Tc Tc
y 2
Tc
y 3
系统实时性（3）
Tc > LTx时输入和相应输出的定时关系
» Tc 小于帧持续时间，前一帧的计算要在下一帧的最后一 个样本到达之后才能完成，输出会越来越落后于输入
FPGA非常适合弥补复杂算法和处理器之间存在的 性能鸿沟
» » » » » » » 能实现并行处理，具有极高性能的信号处理能力； 体系结构灵活，实现风险较低； 允许设计移植，以处理不断变化的设计需求； 开发人员可创建一个定制的、与众不同的解决方案 ； 价格下降空间较大； 从功能实现角度计算，功耗较低。 可用设计资源：IP核
FPGA和CPLD结构
FPGA
CPLD
现场可编程逻辑阵列 FPGA（1）
可配置逻辑资源
»可配置逻辑块（Configurable logic Blocks， CLBs)
– 基本功能单元 — 一般以整列形成遍布整个芯片
FPGA（2）
»I/O 块(I/O Blocks，IOBs)
– 内部逻辑和外部封装引脚的接口电路.
» 目标：通过数字电路结构完成算法的运算结构 » 结构设计完全以算法结构为核心，以数字电路为目标。 » 区别于通用结构器件：计算系统固定，以组织指令实现 算法软件结构为目标。
核心实现技术
算法分析
»针对系统设计目标，寻找适合用简单数字逻辑电 路实现的计算方法。 »计算结构分析——寻找计算过程的优化方法，降 低计算复杂度 »算子机构分析——寻找算子合并或分解的可能性 ，找出最简单的算子模块电路 »注意：必须以数字电路为基本出发点，才能得到 正确的分析结果！
Xilinx Logic Cell
16-bit SR 16x1 RAM
a b c d e clock clock enable set/reset
4-input LUT
y mux flip-flop q
Xilinx Virtex-II Pro FPGA 体系结构
Configurable logic block (CLB) Slice CLB CLB Logic cell Logic cell Slice Logic cell Logic cell
x n
y m
Tc LTx
y 0
y 1
y 2
Tc LTx
Tc
LTx
系统实时性（4）
实时概念
» 如果在使用变换Tj计算每个输出样本yj（m）的时候，完成 计算所需时间不超过对输出yj（m）有影响的所有xi（n）的 持续时间，则称该系统是实时的。 » 核心意义：实时系统的基本要求就是对xi（n）进行的计算 Tj必须在特定时间内完成，这个时间就是样本集xi（n）的 持续时间。
实时信号处理系统设计与实现
王明全 wmingquan@ 2014
课程目标
了解
»实时信号处理的概念、技术和发展趋势
掌握
»算法从通用计算环境移植到VLSI结构的方法
重点
»基于FPGA的数字信号处理系统的设计和实现技 术
学时：40（第1～10周）
相关课程
基础课程
»数字电路设计，信号与系统 »数字信号处理理论 »可编程逻辑器件与EDA技术 »硬件描述语言（VHDL或Verilog）
专用结构 (全定制VLSI电路)
» 实现速度、结构和功耗的整体优化； » 功能针对算法专门设计； » 并行计算结构，系统处理速度提高； » 灵活性（通用性）差，价格竞争优势弱； » 一般用作协处理器。
数字信号处理系统性能衡量标准
所需的硬件电路资源或软件空间 由数据吞吐量和时钟频率决定的运行速度 实现既定任务I Digital Signal Processing Systems – Design and Implementation, keshab K. Parhi, Wiley, 1999 中译本：VLSI数字信号处理系统设计与实现，陈弘 毅 等译，机械工业出版社，2004
参考书目（2）
典型DSP系统设计流程
规范 / 标准 描述系统功能的文档
浮点系统模型
C, Matlab, Simulink等代码 浮点代码被转化为定点的C, Matlab, Simulink代码， 然后对照浮点模型做误差分析和性能比对。 用VHDL或Verilog实现的定点系统模型，该模型可由EDA 工具（高层次综合工具、Xilinx System Generator等） 或手工实现。
标准电路
定制电路
固定连线
模拟电路 标准逻辑
定制可编程
半定制
手工制版图
存储器 可编程
RAM 微处理器 可编程DSP
连线 可编程
PROM EPROM ROM
可编程 逻辑
FPL 门海 CPLD FPGA SPLD
门阵列
标准 单元
全定制
基于单 元定制
ULA Megacell MasterSlice Composite cells NAND阵列
y n a x n b x n 1 c x n 2 end
nT 3T 2T T 0
……
信号
算法
输出
数字信号处理应用
典型数字信号处理算法
卷积，相关和数字滤波器 随机梯度和最小均方差自适应滤波器 快匹配算法和离散余弦变换 (DCT)——运动 估计 矢量量化——图像处理和压缩 Viterbi算法——动态规划 抽取和插值——多速率信号处理 小波和滤波器组
后续课程
» VLSI数字信号处理系统设计 » 嵌入式实时信号处理技术及应用实践
– 信号与信息处理和电子与通信工程专业研究生学位课
教材
Digital Signal Processing with FPGA (3rd Edition), Uwe Meyer-Baese, Springer, 2007 第2版中译本：数字信号处理的FPGA实现，刘凌 译，清华大学出版社，2006
»互联资源 — 布线通道
– CLB 和 IOB 之间的布线通道 – 包括各种长度的连线和可编程连接开关，将各个可编 程逻辑块或I/O块连接起来，构成特定功能的电路
FPGA（3）
主要生产厂商
»Xilinx, Altera — 市场领导者和长期竞争对手 »其他厂商
– Lattice Semiconductor (基于flash, 基于SRAM) – Actel (反熔丝, 基于flash, 混合信号产品) – SiliconBlue Technologies (低功耗) – Achronix (SPEEDSTER SD60 – RAM based, 1.5 GHz fabric speed) – QuickLogic (主打重点客户特定标准产品, 非通用 FPGAs)
»由量化和四舍五入造成
CMOS工艺进展
性能鸿沟！（1）
随着应用需求的不断提升，以及算法复杂度 的不断增高，对更高性能的信号处理器的需 求不断增加，传统的固定架构的DSP处理器 无法应对； 在处理复杂度不断提升的算法的高性能模块 时，需要采用DSP协处理器。
性能鸿沟！（2）
面积—速度—功耗的折衷考虑