数字电路PPT第五篇触发器
合集下载
数字电路教案原创触发器公开课一等奖优质课大赛微课获奖课件
返回
第19页
4. 波形图
CP R S
主Q 从Q
状态只在时钟信号下降沿翻转， 抗干扰能力较强！
返回
第20页
5.4 其它类型触发器
▪ JK触发器 ▪ D触发器 ▪ T触发器 ▪ 有异步清零、置位端集成触发器
返回
第21页
1. JK触发器
符号：
K
1K Q
CP
C1
J
1J Q
表示式：
JK触发器功效表：
CP J K Qn Qn+1 功能 ↓0 0 0 0 保 ↓0 0 1 1 持 ↓0 1 0 0 清 ↓0 1 1 0 零 ↓1 0 0 1 置 ↓1 0 1 1 位 ↓1 1 0 1 计 ↓1 1 1 0 数
D=0
1 D=1
表示式: Qn+1=D
返回
第24页
3. T 触发器
功效表：
符号：
CP T
0 0 1 1
Qn Qn+1 功能 00保 11持 01计 10数
状态转换图：
J
Q
CP
T
K
Q
T=1
表示式: Qn+1= T Qn
0 T=0
T=1
1 T=0
返回
第25页
4. 有异步清零、置位端集成触发器
比如 : 集成JK 触发器
状态图、时序图
▪ JK触发器 T触发器
▪ D触发器
▪ 带异步复位和异步置位端集成触发器
返回
第27页
习题解答
题6-1:
5V R X
K
Y 5V R
X
&
Q
Y
&
第28页
数字电路第五章触发器PPT课件
（3）特性方程：
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
触发器ppt课件
编写触发器代码
选择编程语言
选择适当的编程语言，例如 JavaScript、Python或C#，以便
根据需要编写触发器代码。
编写代码逻辑
根据触发器的目标和条件，编写适 当的代码逻辑以实现所需的功能或 操作。
调试和测试代码
在编写完代码后，进行调试和测试 以确保其正常工作并实现所需的功 能。
测试触发器
感谢您的观看
THANKS
案例一：使用触发器实现数据库审计
3. 触发器执行计划
为触发器制定执行计划，确保触发器能够在数据操作发生时立即执行。
4. 触发器测试
测试触发器的功能和性能，确保其正常工作并记录所有操作。
案例一：使用触发器实现数据库审计
注意事项
1. 考虑性能影响：由于触发器是在每个操作发生时自动执行的，因此可能会对数据库性能产 生一定影响。
与事件比较
事件触发器是一种特殊类型的触发器，它与事件相关联，在 事件发生时自动触发执行。
事件是指数据库中的某种状态变化，例如数据的插入、更新 或删除。事件触发器可以根据事件类型和条件来定义触发执 行的操作。与普通触发器不同，事件触发器更加关注实时性 和事件响应的及时性。
与工作流比较
分工合作
工作流和触发器是两种不同类型的自动化机制。工作流通常用于定义业务流程和任务之间的流转关系 ，而触发器则用于在特定事件或条件下触发自动执行的操作。两者在分工合作方面具有明显的差异， 但可以相互配合实现更复杂的业务逻辑。
3
Байду номын сангаас
2. 确保代码正确性：需要确保触发器代码的正确 性和稳定性，以避免出现错误或异常情况。
案例三：使用触发器实现事件驱动处理
• 总结词：通过使用数据库触发器，可以实现对特定事件的实时监控和响应，提高系统的可靠性和稳定性。
第五章触发器ppt课件
入 信 号 之 后 所
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
10
次态Qn+1的卡诺图
S Qn
R
00 01 11 10
0× × 0
0
11 1 1 0
特性方程
Qn1 (S ) S RQn
R S 1
约束条件
触发器的特性方程就是触发器次态Qn+1 与输入及现态Qn之间的逻辑关系式
11
波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图
跳变
27
存在问题：时钟脉冲不能过宽，否则出现空翻现 象，即在一个时钟脉冲期间触发器翻 转一次以上。
C Q=S Q=R
S R Qn+1 0 0 Qn 01 0 10 1 1 1 不定
克服办法：采用 JK 触发器或 D 触发器
28
1、电路结构
Q
& RD
&
D触发器
Q
& SD
&
2、功能表
CP D Q n+1 1 00
5.1 概述
双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存
一位二进制码。 特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能
保存下来，即具有记忆功能。
1
触发器的基本概念
1.触发器有两个互补输出端：Q 、 Q 2.有两个稳定的状态：0状态和1状态； 3.在不同的输入情况下，它可以被置成0状态或1状态； 4.具有记忆（存储）功能，当输入信号消失后，所置成的
CLK S R Q Q *
X X X X Qn
0 00 0
0 01 1
1 00 1
数电触发器PPT演示课件PPT113页
Qn
Q n1
J
0
0
0
0
1
1
1
0
1
1
1
0
第29页，共113页。
5.2.5 电位触发方式的工作特性
电位触发方式——当钟控信号CP为低（高）电平时，触 发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP 为高（低）电平时，触发器接受输入激励信号，状态发生转 移。
电位触发方式的特点： 在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号
/RD=×
/ SD=1
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
0
1
01
0
置0
/RD=0 /SD=1
10 1
置1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化的条件， 何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具 有这样的功能。
给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉 冲时，触发器的状态才能改变。这种触发器称为钟控触发器。
钟控触发器具有按时钟拍节工作的特点，下面我们
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
若 RDSD＝01，触发器就会翻转成为0状态。
11
第12页，共113页。
B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变
数字电路第五章锁存器和触发器
Q3
Q
S 1S
Q
G1 G3
使能信号控制门电路
2、工作原 理
E=0： 状态不变
E=1： Q3 = S Q4 = R R
G4
G2
& Q4 ≥1
Q
状态发生变化。
S=0，R=0：Qn+1=Qn
E
S=1，R=0：Qn+1=1
≥1
&
Q
S=0，R=1：Qn+1=0
S
Q3 G1
G3
S=1，R=1：Qn+1= Ф
逻辑门控SR锁存器的E、S、R的波形如下图虚线上边所示， 锁存器的原始状态为Q = 0，试画出Q3、Q4、Q和Q 的波形。
或非门
G1
G2
Q T1 T4 Q
T3 R
T6 S
T2 T5
初态：R、S信号作用前Q端的 次态：R、S信号作用后Q端的
状态，初态用Q n表示。
状态次态用Q n+1表示。
1) 工作原理 R=0、S=0
状态不变
0 G1
R
≥1
11
Q
R
0 G1
≥1
00
Q
G2 ≥1 S
0
0
Q
若初态 Q n = 1
G2 ≥1 S
建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触 发器状态得到正确的转换。 保持时间tH ：保证D状态可靠地传送到Q 触发脉冲宽度tW ：保证内部各门正确翻转。 传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态 稳定建立起来的时间 最高触发频率fcmax ：触发器内部都要完成一系列动作，需要 一定的时间延迟，所以对于CP最高工作频率有一个限制。
数字电子技术基础第五章触发器
S
(a)
(a)防抖动开关电路图
uA Q uB Q
Q
反跳
反跳
Q (b)
(b)开关反跳现象及改善后的波形图
20
5.3 同步触发器
实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。
CP 即 Clock Pulse，它是一串 周期和脉宽一定的矩形脉冲。
具有时钟脉冲控制的触发器称为时钟触发器，
又称钟控触发器。
同步触发器是其中最简单的一种，而 基本 RS 触发器称异步触发器。
21
(一)同步 RS 触发器
1. 电路结构与工作原理 Q 基本 RS 触发器 Q
G1
S1 Q3 G3
G2
Q4 R1 G4
S
10 CP
R
增加了由时钟 CP 控制的门 G3、G4
工作原理 ★ CP = 0 ，G3、G4 被封锁。基本 RS 触发 器的输入均为 1，触发器 状态保持不变。
的作用下，状态转换的 方向。
尾端：表示现态，箭头
指向表示次态。
16
(3) 特征方程（也称为状态方程或次态方程）
RD SD Qn Qn+1
说明
0 0 0 × 触发器状态不定
0 0 1×
0 1 0 0 触发器置 0 0110
1 0 0 1 触发器置 1 1011
1 1 0 0 触发器保持原状态不变 1111
9
2. 工作原理及逻辑功能 Q 1 触发器被置 1 0 Q
G1
G2
11
0 SD
输入 RD SD 00 01 10 11
输出 QQ
01 10
数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻，触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态，具有较高的抗干 扰能力和稳定性。同时，边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触 发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP， 使得触发器的状态只在CP的上升沿或下降沿发生 改变。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
工作原理 假设Q=0
1 Q0
0 1Q
&
0
c
1
& a
0
来一个时钟翻转一次
& d
0
& b
1 1 CP
1
(5-29)
T´触发器存在的问题
1. 计数脉冲必须严密配合，正脉 冲不能太长，否则触发器将 产生空翻现象（CP=1期间， 输出状态翻转若干次）。
2. 为了解决空翻现象，可以采用 主从方式触发的触发器。
2. 在控制端加入负脉冲，可以使触发器状态 变化。SD端加入负脉冲，使Q = 1，SD称 为“置位”或“置 1 ”端；RD端加入负脉 冲，使 Q = 0，RD 称为“复位”或“ 清 0 ”端。
(5-13)
§ 5.3 触发器按逻辑功能的分类
为协调各触发器的动作，加时钟脉冲信号CP。按 控制信号的不同，触发器又分成以下不同种类：
电子技术 数字电路部分
第五章 触发器
()
第五章 触发器
§ 5.1 概述 § 5.2 触发器的基本形式 § 5.3 触发器按逻辑功能的分类 § 5.4 触发器逻辑功能的转换 § 5.5 触发器的触发方式 § 5.6 触发器应用举例
(5-2)
§ 5.1 概述 触发器
触发器输出有两种可能的状态：0、1； 输出状态不只与现时的输入有关，还 与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 按功能分类：R-S触发器、D型触发器、 JK触发器、T型触发器等。
Q
5.3.1 RS触发器
&
R、S为输入
c
控制端
Q
& d
直接置0 、置1
RD
& a
SD
& b
时钟信号
R
CP
S
(5-14)
CP=0时
Q
& c
Q
& d
RD
1
& a
1
SD
& b
R
CP 0
S
触发器保持原态
(5-15)
CP=1时
Q
& c
Q
& d
RD
R
& a
S
SD
& b
R
CP 1 S
(5-16)
RS触发器的功能表
(5-50)
§ 5.4 触发器逻辑功能的转换 1. JK触发器转换成D触发器
Q
Q
KC J
D CP
(5-51)
2. JK触发器转换成T触发器
Q
Q
KC J
T CP
(5-52)
3. D触发器转换成T´触发器
Q
Q
DC
CP
(5-53)
§ 5.5 触发器的触发方式 触发方式？
研究翻转时刻与 时钟脉冲间的关系
b
0 RD 1
1 SD 1
输出变为： Q0 Q1
(5-6)
输入RD=1, SD=0时 若原状态：Q0 Q1
Q1 0
& a
0Q 1 &
b
1 RD 1
1 SD 0
输出变为： Q1 Q0
(5-7)
输入RD=1, SD=0时 若原状态： Q1 Q0
0 Q0 &
a
1Q 1 &
b
1 RD 1
0 SD 0
输出保持：Q1 Q0
JK触发器 的功能
J=K=1时：
相当于T触 发器T=1
Q F从 Q
R2 C S2
CP
F主
R1 C S1
=1 K CP J =1
(5-44)
JK触发器 的功能
J=1，K=0时： 分两种情况 （Q=0,Q=1）
Q F从 Q
R2 C S2
CP 1
F主
R1 C S1
0
1
Qn=0时 Qn+1=1
=0 K CP J =1
(5-3)
§ 5.2 触发器的基本形式
反馈
Q
Q 两个输出端
&
&
a
b
RD
SD
两个输入端
(5-4)
输入RD=0, SD=1时 若原状态： Q0 Q1
Q1 1
& a
0Q
0 &
b
0 RD 0
1 SD 1
输出仍保持：Q0 Q1
(5-5)
输入RD=0, SD=1时 若原状态： Q1 Q0
Q0 1
& a
1Q 0 &
(5-66)
由于D在CP=1期间有干扰，便产生了错 误的输出（D=1，第二个CP后，Q输出端却 为0）。因此，主从触发器不允许在CP=1期 间有干扰，否则有可能产生误动作。
CP
D
Q
Q
t1 t2
(5-67)
主从型D触发器功能表
CP
D
Qn+1
0
0
1
1
逻辑符号
Q
Q
DC
主从触发方式在功能表中CP 一般用“ ”
如果翻转发生在上升沿就叫“上升沿触 发”或“正边沿触发”。如果翻转发生在 下降沿就叫“下降沿触发”或“负边缘触 发”。下面以边缘触发的D触发器为例讲解。
(5-70)
设原态Q=0
Q
并设D=1
&
CP=0期间，
e
Q0 &
f
c 、d被锁， 1
1
输出为1。
&
&
c0
d
&
&
a
b
D1 0 CP
(5-71)
Q
Q0
(5-62)
0Q
Q1
Q F从 Q
R2 C S2
CP 0
Q
Q
F主
R1 C S1
1
0
CP D
CP
D
Q
Q
t1 t2
由于S1=0，t1时刻 Q´翻转为0。
(5-63)
0Q
Q1
Q F从 Q
R2 C S2
CP 0
Q
Q
F主
R1 C S1
1
0
CP D
CP
D
Q
Q
t1 t2
t2时刻Q´会再 变为1 吗？
(5-64)
c=1 、d=1 反馈到a、 b的输入， a、b输出 为0、1。
&
&
e
f
1
1
&
&
c0
d
0
1
&
&
a
b
1
1
D1 0 CP
(5-72)
0Q
CP正沿到达
& e
时c、d开启，
使c=1，d=0。 1
& c
Q翻转为1
0
& a
Q1 &
f
0
&
1
d
1
& b
1
1
D 1 CP
(5-73)
CP正沿过 后，d=0将 c封锁,并使 b=1，维持 d=0。
CP
R
S
Q
Q
0
φ
φ
保持
1
0
0
保持
1
0
1
1
0
1
1
0
0
1
1
1
1
不确定
(5-17)
简化的功能表
R
S
0
0
0
1
1
0
1
1
Qn+1 Qn 1 0 不确定
Qn+1 ---下一状态 （一个时钟脉冲过后的状态）
Qn ---原状态
(5-18)
逻辑符号
Q
Q
RD R C S SD
(5-19)
例：画出RS触发器的输出波形 。
输出全是1
Q1
1Q
&
&
a
b
0 RD
SD0
但当RD=SD=0同时变为1时，翻转快 的门输出变为0，另一个不得翻转。
(5-11)
基本触发器的功能表
RD
SD
Q
Q
1
1 保持原状态
0
1
0
1
1
0
1
0
0
0 同时变为 1 后不确定
(5-12)
1. 基本触发器是双稳态器件，只要令 RD=SD=1，触发器即保持原态。稳态情 况下，两个输出互补。一般定义Q为触 发器的状态。
(5-41)
（3）JK触发器
JK触发器 有两个输 入控制端J、 K，它的功 能最完善
Q F从 Q
R2 C S2
CP
Q F主 Q
R1 C S1
K CP J
(5-42)
JK触发器 的功能
J=K=0时：
被封锁
Q Q 保持原态
Q F从 Q
R2 C S2
CP
F主
R1 C S1
=0 K CP J =0
(5-43)
若D=0
1Q & c
Q0 &
d
RD
0
& a 1
CP 1
1 SD &
b
D0
(5-23)
CP=1时，a、b门被打开，输出由D决定：
若D=1
0Q
Q1
&
&