模拟试题

附录 模拟试题

本科生期末考试模拟试题1

（根据北京交通大学2000年本科生数字电子技术基础期末考试试题A 卷改编）

（一）概念

1. 对于F1.1图所示波形, A 、B 为输入，F 为输出，反映的逻辑关系是

（A ）与非关系； (B) 异或关系； (C) 同或关系； (D) 或关系； (E) 无法判断。

2. 某一逻辑函数真值确定后，下面描述该函数功能的方法中，具有唯一性的是 。 （A ）逻辑函数的最简与或式； (B) 逻辑函数的最小项之积； （C ）逻辑函数的最简或与式； (D) 逻辑函数的最大项之和。

3．CMOS 传输门不但可以传送 信号，还可以传送 信号。

4．在下列逻辑电路中，不是组合逻辑电路的有___________。

（A ） 译码器； （B ） 编码器； （C ） 全加器； （D ） 寄存器。

5．A 、B 、C 、D 、E 是5个开关，每个开关有两个状态0和1，F 为电灯，亮时为逻辑1，灭时为逻辑0。且开关中出现1的个数为奇数时灯亮。若在5个不同的地方控制同一个电灯的灭亮，逻辑函数F 的表达式应为_________________________。

（A ） ABCDE ； （B ） A +B +C +D +E ； （C ） A ⊕B ⊕C ⊕D ⊕E ； （D ） A ⊙B ⊙C ⊙D ⊙E 。 6．下列触发器中没有约束条件的是 。

（A ）基本RS 触发器； （B ）主从RS 触发器； （C ）同步RS 触发器； （D ）边沿D 触发器。

7．两个或非门组成的基本RS 触发器，若S =R =0，则触发器的状态应为 。

（A ）置0； （B ）置1； （C ）Q n +1=Q n ； （D ）不定； 8．从功能上讲，常用时序模块有 和 。

9．在各种寄存器中，存放N 位二进制数码需要 个触发器。

（二）论述

RAM 的功能是什么？它通常由哪几部分组成？RAM 静态存储单元和动态存储单元有何不同，各有什么特点？

A B

F

F1.1图

（三）电路如F1.2图所示, 触发器为主从型JK 触发器, 设初态均为0。试按给定的输入信号波形输出Q 1,Q 2端的波形。

（四）

1．F1.3图为8选1数据选择器，写出输出F 的表达式，化简F ，说出电路功能，并用与非门画出电路。

2．分析F1.4图电路是否有冒险。若有，如何克服。写出克服冒险后的电路输出的逻辑表达式。

（五）分析F1.5图所示74290和7485组成的电路为几进制计数器，要求写出态序表。CP A 接时钟,CP B 接Q A 时为8421BCD 码计数。当R 01= R 02=0时计数，当R 01= R 02=1时异步清零；当S 91= S 92=0时计数，当S 91= S 92=1时强置为1001(Q D Q C Q B Q A )。

（六）试用D 触发器设计一个按自然二进制数态序变化的同步5进制加法计数器，要求到写出驱动方程。 （七）四位移位寄存器电路如F1.6图所示。试用PLA 及D 触发器实现这一电路，要求画出PLA 的阵列图（FF3号寄存器为高位，FF0号寄存器为低位）。

F1.4图

CP S

Q 1 Q 2

F1.2图 B C F1.3图 F

本科生期末考试模拟试题2

（根据北京交通大学2000年本科生数字电子技术基础期末考试试题B 卷改编）

（一） 概念

1. 某一逻辑函数的正逻辑表达式F =A ⊕B ⊕C ，则它的负逻辑表达式为 。

2. CMOS 逻辑门电路的____功耗非常小，当其输入信号的频率提高后，其功耗将____。

3. TTL 与非门的一个输入端经10k Ω电阻接地，其余输入端悬空，输出电压U O =____V 。

4. 组合逻辑电路一般由_______________组合而成。

（A ） 门电路； （B ） 触发器； （C ） 计数器； （D ） 寄存器。

5. 优先编码器74148输入为70I I ?（7I 优先级别最高），输出为2Y 、1Y 、0Y （2Y 为高位）。当使能输入00,651====I I I S 时，输出012Y Y Y 应为__________________。

6.若D 触发器的D 端连在Q 端上，经100个脉冲作用后，其次态为0，则现态应

F1.5图

F1.6图

M

R

为 。

7. JK 触发器在CP 脉冲作用下，欲使Q n +1=1，则输入信号应为 。 (A) J =K =1； (B) J =1 K =0； (C) J =K =Q ； (D)

J =K =0； (E) J =Q K =0。 8. 时序模块中的基本单元是 。

9. 移位寄存器分为 和 两种。 （二） 论述

试述PROM 、EPROM 和E 2PROM 的特点。

（三）电路如F2.1图所示，试按给定的CP 与S 波形画出Q 1及Q 2的波形图（设触发器起始状态均为0）。

（四）

1．如F2.2图为8选1数据选择器，写出输出F 的表达式，化简F ，说出电路功能，并用与非门画出电路。

2．3-8译码器74138及门电路组成的组合逻辑电路如F2.3图所示。其中，输入信号A 7～A 0为地址线。试写出译码器各位输出所实现的地址。

（五）试分析F2.4图可变模计数器,74161的置位端LD 为低电平有效，复位端为R D 低电平有效。当D 3D 2D 1D 0=1010时计数器的模值M 为多少。

CP S Q 1 Q 2 F2. 1图

C F2.2图 F

A 7A 4A 6A 5F2.3图 F2.4图

（六）设计一个按自然二进制数态序变化的同步5进制加法计数器。仅要求写出全状态转换图。 （七）采用PROM 设计产生F2.5图所示四路周期信号的逻辑电路（Y 3为高位），并说出电路功能。

本科生期末考试模拟试题3

（根据北京交通大学2001年本科生数字电子技术基础期末考试试题改编）

第一部分（60分）：闭卷命题（60分钟内完成） （一）概念 1. 填空

（1）某一逻辑函数的正逻辑表达式C B A F ⊕⊕=，则它的对偶函数为 。

（2）从A 、B 、C 、D 中选择正确的答案。b 1、b 2、b 3、b 4是四位二进制码，若电路采用奇校验，则校验位的逻辑表达式为_______________。

(A) b 1+ b 2+ b 3+ b 4+1； (B) b 1⊕b 2⊕b 3⊕b 4⊕1； (C) b 1 b 2 b 3 b 4+1； (D) b 1⊕b 2⊕b 3⊕b 4⊕0。

（3）JK 触发器在CP 脉冲作用下，欲使Q n +1=1，则输入信号应为 。

（A ） J =K =1； （B ） J =1 K =0； （C ） J =K =Q ； （D ） J =K =0； （E ） J =Q K =0。

（4）为了把时序电路的逻辑功能直观、形象地显示出来，有时需要把由输出方程、状态方程和控制方程表示的逻辑关系表示成 、 或 的形式。

（5）TTL 集成电路74161与74163不同之处为 ？

（6）将一个包含有32768个基本单元的存储电路设计成4096个字节的RAM 。该RAM 有 数据线？该RAM 有 地址线？

2. 问题：试述高密度可编程逻辑器件相对于TTL 系列器件优点有哪些？

CP

Y 0

Y 1 Y 2 Y 3 F2.5图

（二）某CMOS 器件电路如F3.1图所示，试写出其逻辑表达式，说明电路的逻辑功能。

（三）设计一个有两个输入端X 1、X 2的时序电路，只有在连续两个（或两个以上）脉冲作用期间，两个输入都一致时，才能使输出为１。做到原始状态转换表。

（四）分析F3.2图中逻辑门和3个维持阻塞D 触发器组成的电路，X 为控制端，D SL 和D SR 为数据输入端。

第二部分（40分）：开卷命题，60分钟内完成。（可参考书籍）

（五）命题：F3.3图中的操作面板左侧有8个数字按键（编号为0到7）和一个等号按键，在面板右侧配备4个共阳7段显示器。请设计一个电路：当第一次按下数字按键后，被加数7段显示器显示这个数字；当第二次按下数字按键后，加数7段显示器显示这个数字；第三次必须

A B

F U DD

U DD U DD

F3.1图

X

按下等号按键，按下等号后和数7段显示器显示加数和被加数的和，和数左侧7段显示器显示高位，和数右侧7段显示器显示低位数字。若第一或第二次同时按下几个按键，优先级别的顺序是7到0。

另配备2个4位二进制加法器、1个8线-3线优先编码器74148、1个8输入与非门、3个2输入与非门、3个计数器74161、1个两输入或非门、4个2输入与门、6个非门和4个7447显示译码器。（所用到芯片的功能表和符号参考教材）

本科生期末考试模拟试题4

（根据北京交通大学2003年本科生数字电子技术基础期末考试试题A 卷改编）

（一）试用或非门画出F 的最简逻辑图，并检查是否存在竞争冒险。

C B

D C C A B A F

+++=))((

（二）F 4.1图所示电路均采用TTL 器件，试根据输入波形画出其输出波形。

（三）有A 、B 、C 、D 四位委员表决提案，提案需四分之三多数赞成才能通过，其中A 具有一票否决权。试用8选1数据选择器设计该表决器。

（四） 若Z =X 2

+Y ，且X 、Y 均为两位二进制数。试画出Z (X ,Y )的PLA 阵列图。

F3.3图

F 4.1图

F

A

B A B

C F

（五） 如F 4.2图所示逻辑电路，试根据输入波形画出其输出波形。

（六）试用74161（4位二进制计数器）和适当的门电路设计一个同步365进制计数器。

（七）试叙述F4.3图所示电路工作原理，并说明电路功能。74157为4二选一数据选择器，7448为7段显示译码器，7段显示发光管为共阴极。（1）数据选择信号为1Hz 脉冲；（2）数据选择信号为1kHz 脉冲。

本科生期末考试模拟试题5

（根据北京交通大学2003年本科生数字电子技术基础期末考试试题B 卷改编）

（一）概念

（1）设X 为控制端，Z 为输出端，状态图如F5.1图，请说明当X =0时，其功能为 。

F4.2图

A

B C F

BCD 码A 3A 2A 1A 0=0000（MSB…LSB ）到7段显示段译码器

BCD 码B 3B 2B 1B 0=1000（MSB…LSB ）到7段显示段译码器F 4.3图

当X =1时，其功能为 。能否自启动？如果不能，请修改。

X /Z

（2）判断下列叙述是否正确： （a ） FPGA 是可编程逻辑器件；

（b ） PLA 实现逻辑函数时，要求产生所有输入变量的最小项； （c ） PAL 器件仅对逻辑宏单元OLMC 进行编程； （d ） GAL 是通用阵列逻辑器件，可以进行反复编程； （e ） 用ROM 实现组合逻辑时不对函数作任何简化。

（3）功耗是门电路的重要参数之一，功耗有静态功耗和动态功耗之分。静态功耗指的是电路 转换时的功耗；动态功耗指的是电路 转换时的功耗。 （二）分析F5.2图两电路功能。

（三）有一水箱由大、小两台水泵M L 和M S 供水，如F5.3图所示。水箱中设置了3个水位检测元件A 、B 、C 。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。要求当水位超过A 点时水泵停止工作；水位低于A 点而高于B 点时M L 单独工作； 水位低于B 点而高于C 点时 M S 单独工作；水位低于C 点 时M L 和M S 同时工作。试用 门电路设计一个控制两台水 泵的逻辑电路，要求电路尽 量简单。

（1） 写出约束项； （2） 写出逻辑函数

（3） 绘出逻辑电路图。

（四）如F5.4图（a ）所示时序电路，该电路由D 触发器和全加器组成，其中C 、S 分别是全加器的进位输出端以及和输出端，时序电路有两个输入端X 和Y ，一个输出端S 。

F5.1图 B

F U DD

B

F

U DD (a) (b)

F5.2图F5.3图

（1）试求该电路的状态转换图；

（2）画出在如F5.4图（b ）所示输入信号的作用下，Q 和S 的波形，设初态为0；

（五）若Z =X +Y 2 ，且X 、Y 均为两位二进制数。试画出Z (X ,Y )的PLA 阵列图。

（六）有A 、B 、C 、D 四位委员表决提案，提案需四分之三多数赞成才能通过，其中A 具有一票通过权。试用8选1数据选择器设计该表决器。 （七）F5.5图给出两片74161计数器，功 能表如F5.5表所示，第一片的74161的数

据预置端的X 3X 2X 1X 0=0110，输入脉冲CP 为160Hz 。74157为四2选1数据选择器， 7段显示译码器在74157右边，且输出有 效为高电平，7段显示发光管为共阴极。

当74161计数器输出为1111状态时，CO 1

或CO 2（3CT=15）输出高电平。试叙述电 路工作原理，并说明电路功能。（1）当CO 2 接入数据选择信号IN 时的7段显示发光管 现象；（2）当CP 接入数据选择信号IN 时

的7段显示发光管现象。

S

（a ）

（b ）

X

CP

Y

F5.4图

F 5.5图

BCD 码A 3A 2A 1A 0=0000（MSB…LSB ）到7段显示段译码器

BCD 码B 3B 2B 1B 0=1000（MSB…LSB ）到7段显示段译码器 （a ） （b ）

本科生期末考试模拟试题6

（根据北京交通大学2004年本科生数字电子技术基础期末考试试题改编）

（一） 概念

1．要求一个D/A 转换系统模拟输出电压的最大值为10V ，基准电压U REF 应选几伏？ 2．如果要求模拟输出电压的最大值10V ，电压的最小变化量为50mV ，应选几位的DAC 芯片？DAC0832还是AD7533？

3．判断题

（1） PAL 可以对输出宏单元编程。（ ） （2） FPGA 掉电后信息不丢失。（ ）

（3） 扭环型计数器的有效状态等于触发器的个数。（ ）

4．根据图F6.1所示状态图，叙述其功能，并说

明能不能自启动。 5．一个有使能端的译码器能否用作数据分配器？ 怎样连接可以使一个八路输出的数据分配器成为一个 3线—8线译码器。 （二）判断F6.2图(a)、（b ）两图电路是否存在冒险。

如果存在险象，如何克服？

F6.1图

F 1

F 2

（a ） （b ）

F6.2图

（三）F6.3图所示是一种A/D 转换器，试说明其工作原理，并说明该A/D 转换器的优缺点。

（四）如F6.4图（a ）所示为由移位寄存器74194和JK 触发器构成的D/A 转换器连接图。试解释工作原理。并在F6.4图（b ）上画出随CP 变化的输出波形。设初始状态QQ 3Q 2Q 1Q 0=10000。

（五）若 X 2

2?????++=Y

Y X Z 且X 、Y 均为两位二进制数。试画出Z (X ,Y )的PLA 阵列图。

（六）某化学实验室有化学试剂11种，编为第1～11号，在配方时，必须遵守下列规定： （1） 第2号不能与第7号同时用； （2） 第3号和第6号必须同时配用；

（3） 用第4、9号时，必须同时配用第11号。

请设计一个逻辑电路，能在违反上述任何一个规定时，发出报警指示信号（高电平）。使用某化学试剂定义为高电平“1”。

并行输 出 CP

u C u I F6.3图

X ≤2， X ＞2， (a) CP

(b) F6.4图

（七）F6.5图(a)、(b)所示为两种CMOS 门电路，试分别写出各图的逻辑表达式。

(b)

F 1

U

(a)

F 2

F6.5图