布线(Routing) 设计规范_Ver1.1
布线（Routing）设计规范
VER 1.1
－、布线（Routing）设计的基本规范
1．线应避免锐角、直角。采用45°走线。
2．Power线要尽量短，线宽要尽量宽。
3．高频信号尽可能短，线尽量少打VIA，不允许跨切割面。
4．输入、输出信号尽量避免相邻平行走线，最好在线间加地线，以防反馈耦合。
5．数字地、模拟地要分开，对低频电路，地应尽量采用单点并联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合成环路，以提高抗噪声能力。
6．整块线路板布线、打孔要均匀，避免出现明显的疏密不均的情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金属线分布基本平衡。
7．通常下最小线宽要求为≥4mil，最小线距要求为≥4.5mil
8．两焊点间距很小（如贴片器件相邻的焊盘）时，焊点间不得直接相连。
9．从贴片焊盘引出的过孔尽量离焊盘远些。
10．测试点的添加时，附加线应该尽量短，且加在Bottom层上，如下图：
11．距板边20mil不准布线、铺铜。
12．螺丝孔PAD以外40mil内禁止布线、铺铜。
13．蛇形走线要求绕线方向尽量走线方向垂直，间距尽量拉大，能达到3W为好。
14．差分信号线走线一般要求平行走线，尽量少打过孔，必须打孔时，应两线一同打孔，以做到阻抗匹配，线要求等长。
布线（Routing）设计规范
VER 1.1 15．差分线走线参考图：
z Use side-by-side breakout for package to maintain symmetry and avoid tight bends。
z Full ground plane reference and stitching vias required for layer transition
N Clearance near plane void
布线（Routing）设计规范
VER 1.1
z Avoid trace over anti-pad
N Avoid tight bends: No 90 o bends; impact to less and jitter budgets.
N Keep angles >= 135o (α) and keep minimum air gap: A>= 3x the trace width.
N Length of B and C >=1.5x the width of the trace.
N Ac coupling caps size: 0402 best, 0603 ok. No 0805 size or C-packs. The Caps must be symmetric placement。
布线（Routing）设计规范
VER 1.1
二、时钟（CLK）布线规范
1．时钟线作为对EMC影响最大的因素之一。时钟线应少打过孔，尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号线的干扰。
2．应避开板上的电源部分，以防止电源和时钟互相干扰。
3．当一块电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不可并行走线。
4．时钟信号线在可连接线连接器附近时，理想距离为40-80MIL。
5．时钟信号线在电源连接器附近时，理想距离40-200MIL。
6．时钟信号线在I/O连接器附近时，理想距离100-300MIL，防止高频时钟耦合到输出的cable 线上并沿线发射出去，以产生EMI问题。
7．如果板上有专门的时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对其专门割地。
8．对于很多芯片都有参考的晶体振荡器，这些晶振下方也不应走线，要铺铜隔离。同时可将晶振外壳接地。
9．CLK信号线要按照相应Design Guide的要求做调长度处理。
10．CLK IC的POWER PIN要有相应的滤波去藕电容，电容不能摆放太远。
a)．电容PIN到IC PIN走线比较长……………………×
b)．电容PIN到IC PIN走线长度………………………√
c)．电容PIN到IC PIN走线过细………………………×
d)．电容PIN到IC PIN较长的走线……………………×
e)．电容PIN到IC PIN线宽不一致……………………×
即：尽量使去藕电容的接脚引线足够短，足够粗，这样引线的阻抗才会降低，电容对高频的杂讯的滤除能力也会相应的加强。
布线（Routing）设计规范
VER 1.1 落VIA的最佳位置：
a) VIA不在电容的PAD和时钟产生器的PIN脚之间…………………………√
b) VIA不在电容的PAD和时钟产生器的PIN脚之间…………………………√
c) VIA在电容的PAD和时钟产生器的PIN脚之间……………………………×
d) 两电容共用一个VIA…………………………………………………………×
e) 两电容共用一个VIA且在电容的PAD和时钟产生器的PIN脚之间 ……× 11．时钟信号线原端匹配电组要靠近CLKGNE芯片放置。
12．时钟电阻线路的布线：
a) 时钟电阻线路布线短且没VIA…………………………………………√
b) 时钟阻抗线路走线过长且打VIA换层…………………………………×
即：时钟线要求连线阻抗尽量连线
布线（Routing）设计规范
VER 1.1 13．时钟线路上多余的测试点分支线：
a) 较短的测试点线段…………………………………………√
b) 测试点分支太长……………………………………………×
c) 测试点地方没有分支………………………………………√
通常测试点要靠近Device端放置
14．一般情况下，时钟信号线的长度要求：HCLK+/-=CPU_CLK+/-+850
PCICLK全部等长
BIOSCLK=SUPERI/OCLK=PCICLK+3000
（参照相应Design Guide）
15．时钟信号线上过大的折角，如图：
a． e．h是OK的
16．时钟信号线要远离I/O信号线
17．时钟信号线和相邻布线层的铜箔要做到（6-18MIL）
18．时钟信号线离板边要75—100MIL
19．CLKGEN如果有两组电源转换，这两组电源最好放在CLKGEN相应的对角上。
布线（Routing）设计规范
VER 1.1 CLKGEN的实例图：
CLKGEN的内部TOP和BOTTOM铺了GND的铜箔；其主要电源也补上约150MIL宽 BOTTOM层的铜箔
布线（Routing）设计规范
VER 1.1
三、Power布线规范
1．原则上1A的电流，需要40mils走线宽度，换层时要用二个VIA24。
2．杂讯IC和晶振的PIN和POWER CONNECTOR要远离，理想距离是200—500MIL。
3．USB电源的源端到USB一般要做到100MIL以上。
4．12V电源，给PCI-X16内层一般要切200MIL以上，TOP或BOTTOM要铺350MIL。（一般吃电
5.5A）
5．3.3V尽可能大一点。（一般吃电7.6A）
6．POWER部分各相电源尽可能做到完整。
7．三极管的S脚TOP和BOTTOM层都要铺铜，围绕S脚打7—8个VIA，且TOP和BOTTOM层的铜和其它的信号线相距40MIL以上。
8．各相电源铺铜打VIA。VIA要分布有序，以便加上BOTTOM层的SOLDERMASK。
9．各相电源铺铜，SHAPE和SHAPE间距在20MIL以上。
10．BOTTOM层电源铺铜位置要加散热条SOLDERMASK，其宽度为20MIL且和背板垂直；和DIP PIN要间距120MIL以上； 和VIA要间距20MIL；距同信号的SHAPE边沿10MIL；
SOLDERMASK不可跨越到其它的信号上。
11．CPU的Power PIN至少两个PIN要打一个VIA，来和内层连接（Power PIN和Ground PIN）。
12．Top和Bottom层应尽可能加大Power的铜箔。
13．FSBVTT要尽量宽和短。
14．所有PLL的Power和Ref的Power连线要尽量短。
15．LANIC的Power PIN相关滤波电容要尽量靠近PIN放置，连线要短。
16．电源FEEDBACK线，以10MIL线宽从电源的控制IC出来，一直走到LOADIN重的地方。
17．应尽量保持I/O内层切割的部分形状一致，以减少EMI的发生。
18．避免VIA连打，而使内层出现Moat。
CPU POWER：（请将下列要求信号的线宽间距设入BRD FILE内，便于检查）
19．VIN电源和其它信号线（包含SHAPE、VIA、PIN、ETCH等）的间距要求在40MIL以上（电容的GND信号除外）。
20．三相电源SHAPE的大小尽量与切割线范围一致，SHAPE之间的间距为30MIL。
21．VCORE电源从电感至CPU的SHAPE尽可能保持完整。
22．电源SHAPE上均匀分布VIA，便于各层之间的连接。
23．同一组的LGATE、HGATE、PHASE信号请走在一起，线宽要求为25MIL、间距为25MIL，不同信号VIA的间距要求为15MIL以上，信号线参考GND层。
24．不同组的LGATE、HGATE、PHASE信号之间间距要求为30MIL，VIA的间距要求为15MIL（若能达到30MIL为最佳）以上。
布线（Routing）设计规范
VER 1.1 CPU POWER实例图:
图中线宽为25MIL，间距为30MIL
布线（Routing）设计规范
VER 1.1
26．三极管的S脚铺TOP和BOTTOM层的铜箔，围绕S脚落8个VIA，且TOP和BOTTOM层的铜泊和其它任何信号线（包含SHAPE、VIA、PIN、线等）间距要求在40MIL以上。
27．三极管的D脚上请均匀分布九颗VIA散热，VIA要完整落在PAD上。
28．围绕电解电容的PIN脚均匀对称落四颗VIA，GND PIN脚铺圆形TOP和BOTTOM层铜箔 29．围绕电感的PIN脚均匀对称落六颗VIA。
30．电感中间除自己的信号外，最好不穿其他任何信号。
31．反馈信号由电感出发经短路电阻后再接到控制IC，短路电阻放置BOTTOM层，以5/5/30差分线要求处理（注：在控制IC处会有一些电阻，也应以5/5/30差分线要求处理）。
32．为了反馈信号尽可能从电感的PIN脚中心引出，因此铺电感处的铜箔时不宜过大。
33．控制IC处应参考GND层，且为独立的GND内层。
34．散热条的注意事项：
a)散热条处理在BOARD GEOMETRY/SOLDERMASK_BOTTOM层面。
b)散热条宽度为20MIL，长度不得超出所在SHAPE边沿。
c)散热条与DIP PIN的间距在120MIL以上。
d)散热条与VIA的间距在20MIL以上。
e)二散热条之间的间距为100MIL左右，不宜过密。
f)散热条方向与过炉方向垂直即与板子长边(IO零件位置)垂直，板内所有散热条方向应
一致。
g)散热条应落在SHAPE边沿往内10MIL左右。
h)若板内有双层零件放置时，散热条周围不可有SMT零件和电解孔，以免生产时被胶纸
遮住。
i)请尽可能将散热条排列整齐、美观。
35．若板材缩小，导致CPU POWER的空间压缩，需降低线宽和间距的要求时，请征求HW工程师意见之后，酌情处理。
四、高速线（FSB、DDR、NB和SB通讯、PCIE、IDE）布线规范
1．高速线布线需保证阻抗匹配，保证阻抗连续，尽量少打VIA控制在两个以内，同一组线需走在同一层面上，不能跨切割面；
2．保证高速线的Hold time和Set time等延时要求，需做调长处理；
3．保证高速线自身的防窜扰要求，以及对其它敏感线的干扰要求；
4．原则上power和ground都可做参考面，若有具体要求时，严格按Design Guide要求处理。注：单根阻抗主要和板材、板结构、布线层，以及线宽等因素有关，差分线主要和板材、板结构、布线层，以及线宽、线距等因素有关。具体的设计规则以相应的Design Guide为主。
布线（Routing）设计规范
VER 1.1
布线（Routing）设计规范
VER 1.1
z ADDRESS线包含两组：
1、H_A#[16..3]，H_REQ#[4..0]，H_ADSTB#0
2、H_A#[31..17]，H_ADSTB#1
z ADDRESS线组走线规则：
1、H_A#[31..3]，H_REQ#[4..0]走线宽度为4mils，间距为14mils。
2、H_ADSTB#[1..0]的走线宽度为4mils，同其它间距为17mils。
3、所有ADDRESS线Breakout Break in出来间距可做到最小5mil。
4、所有ADDRESS均参考GND。
5、所有ADDRESS线源端至末端VIA控制在两个以内。
6、同组ADDRESS线必须走同一层面。
z ADDRESS线组等长规则，长度匹配包括芯片封装长度：
H_A#[31..3]，H_REQ#[4..0]的线长为L4，H_ADSTB#[1..0]的线长为L5，长度匹配包括芯片封装长度，每组线的长度匹配为：
1、1000mils≤{L1，L3}≤5000mils。
2、L4=L5±100mils。
ADDRESS线组图示
z Common Clock线
H_BPRI#，H_DEFER#，H_RS#[2..0]，H_TRDY#，H_ADS#，H_BNR#，H_DBSY#，H_DRDY#，H_HIT#，H_HITM#，H_LOCK#
z Common Clock线组走线规则：
走线宽度为4mils，间距为14mils。
布线（Routing）设计规范
VER 1.1
z Common Clock线组等长规则，长度匹配包括芯片封装长度：
所有线长在2000mils和4500mils之间。
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
4．2．DDR2 System Memory Interface
DDR2时钟走线规则：
z每个DIMM有三组时钟信号：
1．MEM_CLKOUT#0，MEM_CLKOUT0，MEM_CLKOUT#1，MEM_CLKOUT1，MEM_CLKOUT#2，MEM_CLKOUT2
2．MEM_CLKOUT#3，MEM_CLKOUT3，MEM_CLKOUT#4，MEM_CLKOUT4，MEM_CLKOUT#5，MEM_CLKOUT5
z DDR2时钟线走线规则：
1．北桥Breakout出来4mil，差分线对内间距6mil min，长度控制1000mil以内。
再出来线宽6.5mil，差分线对内两根线的间距为5mils，蛇形线间距为20mils。
2．差分线对与对之间的间距为20mil min。
3．DDR时钟线对其他线的间距为20mil min。
z DDR2时钟线等长规则，长度匹配包括芯片封装长度：
1．差分线对内两根线±10mils。
2．每个DIMM三对差分线匹配在50mils内，即最大值减最小值不大于50mils。
2．每个DIMM三对差分线匹配在50mils内，即最大值减最小值不大于50mils。
3．所有线长在2850mils和6500mils间。
z阻抗控制：70Ω±10%(差分线)，W7S5
DDR2 DATA线组走线规则：
z DDR2 DATA线共分为八组：
1．MEM_DAT[7..0]，MEM_DM0，MEM_DQS0，MEM_DQS#0
2．MEM_DAT[15..8]，MEM_DM1，MEM_DQS1，MEM_DQS#1
3．MEM_DAT[23..16]，MEM_DM2，MEM_DQS2，MEM_DQS#2
4．MEM_DAT[31..24]，MEM_DM3，MEM_DQS3，MEM_DQS#3
5．MEM_DAT[39..32]，MEM_DM4，MEM_DQS4，MEM_DQS#4
6．MEM_DAT[47..40]，MEM_DM5，MEM_DQS5，MEM_DQS#5
7．MEM_DAT[55..48]，MEM_DM6，MEM_DQS6，MEM_DQS#6
8．MEM_DAT[63..56]，MEM_DM7，MEM_DQS7，MEM_DQS#7
z DDR2 DATA线走线规则：
1．MEM_DAT[63..0]，MEM_DM[7..0]北桥Breakout出来线宽4mil与其它6mil间距长度控制700mil以内，再出来线宽6.5mil同其它18.5milmin间距，蛇形线间
距为20mils。
布线（Routing）设计规范
VER 1.1
2．MEM_DQS[7..0]，MEM_DQS#[7..0]为差分线，北桥Breakout出来4mil，差分线对内间距6milmin。长度控制700mil以内。再出来线宽6.5mils，差分线对内
间距5mil与其它间距18.5milmin。蛇形线间距为20mils。
3．所有DATA线均参考GND。
z DDR2 DATA等长规则，长度匹配包括芯片封装长度：
1．所有DATA线组线长在2000mils和7000mils间。
2．每组中DATA和DM的线长为DQS平均线长±50mils，
3．MEM_DQS=MEM_DQS#±10mils。
4．MEM_DQS=MEM_CLKOUT平均值±1000mils。
z阻抗控制：
1．Data，Data Mask：40Ω±10%，W10
2．Data Strobes：70Ω±15%(差分线)，W10S5
DDR2 CTRL线走线规则：
z DDR2 CTRL线
MEM_CS#0，MEM_CS#1，MEM_CS#2，MEM_CS#3，MEM_CKE0，MEM_CKE1，MEM_CKE2，
MEM_CKE3，MEM_ODT0，MEM_ODT1，MEM_ODT2，MEM_ODT3
z DDR2 CTRL线走线规则：
1．北桥Breakout出来5mil，与其它间距5milmin，长度控制700mil以内。再出来线宽7.5mils，与其它CTRL线间距9.5milmin。
z DDR2 CTRL线等长规则，长度匹配包括芯片封装长度：
所有CTRL线长在2000mils和5650mils间。
DDR2 Command线走线规则：
z DDR2 Command线：
MEM_ADD[14..0]，MEM_BA[2..0]，MEM_RAS#，MEM_CAS#，MEM_WE#
z DDR2 Command线走线规则：
1．北桥Breakout出来5mil，与其它间距5milmin。长度控制700mil以内。再出来线宽9.5mils，与其它Command线间距5.5milmin。
z DDR2 Command线等长规则，长度匹配包括芯片封装长度：
所有Command组线长在2000mils和5650mils间。
每个通道Command和CTRL线中最长线与最小线差在1750mils内。
对于每个DIMM，时钟线最大值1100mils≤线长≤时钟线最小值600mils
MEM_CS#=（Command和CTRL最大值+Command和CTRL最小值）/2±100mils。
z阻抗控制：45Ω±10%，W8
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
布线（Routing）设计规范
VER 1.1
4．3．PCI Express Graphics Interface
z PCI-E信号线
EXP_A_RXP_[15..0]，EXP_A_RXN_[15..0]，EXP_A_TXP_[15..0]，EXP_A_TXN_[15..0] z PCI-E信号线走线规则：
1．线宽4mils，差分线间距为8mils，对其他线间距为18mils。
2．VIA控制在两个以内，差分对的VIA数要一致，最好在50MIL范围内加一颗GND VIA
3．TX和RX信号分别走在同一层面上，都参考GND
4．不能跨切割面
z PCI-E信号线等长规则，长度匹配包括芯片封装长度：
1．差分线匹配±5mils。
2．所有PCI-E信号线长度匹配在7000mils内，在1000mils和12000mils间。
z阻抗控制：
差分线100Ω±10%，W4S8
PCI-E线组图示
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
4．4．A-Link Express Interface
z A-Link Express信号线
1、 A_RX[3..0]P，A_RX[3..0]N
2、 A_TX[3..0]P，A_TX[3..0]N
z A-Link Express信号线走线规则：
1．线宽4mils，差分线对内两线间距8mils，与其他线间距18mils。
2．VIA控制在两个以内，差分对的VIA数要一致，最好在50MIL范围内加一颗GND VIA
布线（Routing）设计规范
VER 1.1
3．所有A-Link Express信号线都参考GND
4．不能跨切割面
z A-Link Express信号线等长规则，长度匹配包括芯片封装长度： 1． 差分线匹配±5mils。
2． 所有A-Link信号线长度匹配在7000mils内。
z阻抗控制：
差分线100Ω±10%，W4S8
A-Link Express线组图示
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
4．5．IDE Interface
z IDE信号线
P_DD#[15..0]，R_PIORDY，R_PIOR#
z IDE信号线走线规则：
1．线宽4mils，间距8mils。
2．VIA控制在两个以内
3．不能跨切割面
z IDE信号线等长规则：
P_DD#[15..0]=L1，R_PIORDY=L2，R_PIOR#=L3
1． L2=L3±50mil
2． L1=(L2+L3)/2±250mils
z阻抗控制：50Ω±10%
布线（Routing）设计规范
VER 1.1
五、PCIBUS、LAN、Audio、SATA布线规范
5．1．PCI Interface Layout Guidelines：
z PCI信号线：
1．AD[31：0]，CBE[3：0]#，REQ[3：0]#，GNT[3：0]#，INT[D：A]#
2．FRAME#，DEVSEL#，IRDY#，STOP#，PERR#，SERR#，PAR，PCIRST#。
z PCI信号线走线规则：
1．线宽(W)5mil，间距(S)5mil。
2．Data和Control信号尽量不要相互穿叉，走线顺畅，有序。
3．信号在PCI槽或南桥附近的Via需排列整齐，Via间隙保持10mil以上，确保电源Plane的完整性。
4．PCI槽PIN于PIN之间最多允许3根信号同时穿过，不在PCI槽内落Via。
5．PCI信号应于USB，LAN，SATA等易耦合的信号间隔40mil，并且和CLK时钟信号间隔15mil以上，防止将辐射经由PCI卡传出机壳。
6．PCI信号上拉电阻统一放置靠PCI槽，保证3.3V，+5VBYPASS电容均匀分步靠近POWER PIN放置。3.3V，+5V割电源层，+12V，-12V，3.3VSTB走外层(TOP/BOT)，
线宽分别为30mil，20mil，40mil。
7．PCICLOCK(33MHZ)要与到其他DEVICE的33MHZCLOCK时钟信号做延时匹配，一般要短2.5Inch，不跨Moat，保证完整回流路径。
8．SMBDATA/SMBCLK信号须串接至PCI1，PCI2，PCI3。与其他信号间距10mil。
9．PCI信号尽量不从电解电容中间穿过，最好不跨Moat。
z阻抗控制：50Ω±10%
PCI布线参考图：
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
5．2．LAN layout Guidelines。
z LAN信号线：
TX：MDI0+，MDI0-，MDI1+，MDI1-。
RX：MDI2+，MDI2-，MDI3+，MDI3-。
布线（Routing）设计规范
VER 1.1
z LAN信号走线规则：
1．差分阻抗：100Ω±10%，S/W/S/W/S：20：5：7：5：20。长度限制：4Inch。
2．走线层参考地，不跨Moat，信号Via数量一致，Via Count<2。
3．差分线组内误差为±5mil。组之间误差为±5mil。总长度不超过4Inch。
4．四对差分信号走在一起与其他高速信号(USB，CLK，1394)保持50mil以上间距。
5．LAN3.3V工作电压割内层，1.8V和1.5V走线，宽度不小于50mil，VIA两个。
6．所有POWERPIN（3.3V，1.8V，1.5V）都有Bypass电容一颗。
须先经过电容再到电源PIN，MOSFETCTRLGATE信号走25mil。
7．LAN IC中间的GNDPIN需九颗Via到地保证IC散热和接地需要。
LAN IC信号Via均匀分布在IC外侧，避免Via在IC内侧。
8．LAN IC尽量避开USB和其他高速信号穿过，Solder Side铺LAN的电源或地铜箔。
LAN布线参考图：
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
5．3．Hd Audio Layout Guide。
z Audio信号线：
Digital Signal：Azbitclk，Reset#，Sync，Sdata-out，Sdata-in，Spidifo。
Analog Signal：LINE2-L/R，MIC2-L/R，CD-L/GND/R，MIC1-L/R，LINE1-L/R，
FRONT-OUT-L/R，SURR-L/R，CEN-OUT，LEF-OUT，PCBEEP。
z Audio信号走线规则：
1．Analog Signal：线宽(W)10mil，间距(S)10mil。
2．Digital Signal：线宽(W)5mil，间距(S)10mil。
3．从南桥拉到Codec IC的信号请不要穿叉其他CLK时钟信号。
信号尽量走在一起间距和宽度要符合Design Guide要求。（5：10）
4．Azbitclk属于时钟信号过孔最多为两个，并且远离其他高速信号，间距在15mil
布线（Routing）设计规范
VER 1.1
5．所有模拟信号必须参考模拟地，数位信号参考数位地，并且音频模拟信号要远离所有数位信号和地平面的噪声。以及其他高频干扰信号。至少50mil。
6．Codec IC在电源层(VCC)和大地层(GND)要分割模拟地(AGND)和数位地(DGND)。
VCC和GND层的模拟地面积大小一样，不可与数位地相互重叠，并保持参考地平
面干净。
7．Codec IC电源走线宽度最少30mil，并且远离模拟信号15mil以上，
电源线路最短，不从模拟信号中间穿过，以免干扰到其他信号。
8．Ferrite bead要均匀放置在靠近Audio Connector，Codec IC，Front Audio，透过Ferrite bead直接接到大地，以利于防止其他噪声的干扰。
Audio布线参考图：
(注：不同的的芯片组各有差异，请参照各自的LAYOUTGUIDE。)
5．4．Serial ATA Layout Guide。
z Serial ATA信号线：
TX：TX0+，TX0-。TX1+，TX1-。
RX：RX0+，RX0-。RX1+，RX1-。
z Serial ATA信号走线规则：
1．W/S：20：5：7：5：20。
2．走线参考GND，不跨切割面。
3．Via数要一致，且控制在两个以内，换层处要加GND Switching Via。
4．差分线不要走在Magnetic devices or IC’s，Oscillators，Clock synthesizers，Crystals下方，并且远离其他高速信号50mil以上。
5．电容靠近SATA Connector对称摆放，SATA Connector下方不可有其他信号穿过。
6．SATA Connector周围用GND铜箔包围，与其它信号隔开。(TOP，VCC，GND，BOT)。
布线（Routing）设计规范
VER 1.1
z Serial ATA信号线等长规则：
1．差分线组内误差为±5mil
2．组之间误差为±5mil
3．长度限制：3Inch
z差分阻抗：100Ω±10%。
SATA布线参考图：
电气接线规范
导线连接的基本要求 1、连接点处接触紧密，接触电阻小，稳定性好，与同长度同截面导线的电阻比应不大于1-1.2倍； 2、接头的机械强度应不小于导线机械强度的80-90%； 3、耐腐蚀，对于铝与铝连接，如采用熔焊法，主要防止残余熔剂或熔渣的化学腐蚀，对于铝与铜联系，主要防止电腐蚀； 4、不同线号的导线及不同金属的导线不得在受张力的地方连接； 5、接头的绝缘强度应与导线的绝缘强度一样； 6、铜铝线连接时必须采用铜铝接头或压接，不准用自缠自的方法； 7、导线的连接应采用压接或焊接（管压接法、电阻焊法、气焊法、封端连接）； 8、单股小截面铜、铝导线联接时，可将铜线涮锡后再相互联接，6平方毫米以下铜导线可采用缠绕法连接； 9、铝绞线在档距中间连接时必须采用压接、钳接、绞接管，在引流处可采用跳线夹或瓶勾线夹。 1. 电气设备应有足够的电气间隙及爬电距离以保证设备安全可靠的工作（见表E）。 电气间隙是指在两个导电零部件之间或导电零部件与设备防护界面之间测得的最短空间距离。即在保证电气性能稳定和安全的情况下，通过空气能实现绝缘的最短距离。 爬电距离是指沿绝缘表面测得的两个导电零部件之间或导电零部件与设备防护界面之间的最短路径。即在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象。此带电区（导体为圆形时，带电区为环形）的半径，即为爬电距离。 2. 电气元件及其组装板的安装结构应尽量考虑进行正面拆装。 3. 如有可能，元件的安装紧固件应做成能在正面紧固及松托。 4. 各电器元件应能单独拆装更换，而不影响其他元件及导线束的固定。 5. 发热元件宜安装在散热良好的地方，两个发热元件之间的连线应采用耐热导线或裸铜线套瓷管。 6. 二极管、三极管及可控硅、矽堆等电力半导体，应将其散热面或散热片的风道呈垂直方向安装，以利散热。 7. 电阻器等电热元件安装一般应安装在箱子的上方，安装方向及位置应考虑到利于散热并尽量减少对其它元件的热影响。
综合布线设计说明
综合布线设计说明 第一章、技术方案 1 前言本设计方案按照最新的中国人民共和国国家标准：《建筑与建筑群综合布线系统工程设计规范》(GB/T50311-2000)和《建筑与建筑群综合布线系统工程施工及验收规范》(GB/T50312-2000)，并根据********的招标要求及建筑楼层的分布情况，围绕********－新办公楼的应用需求，从综合布线的重要性、长远性、可扩展性以及所采用的综合布线系统产品的特点而设计。********作为政府重要的新闻单位，其办公环境的电子化、办公自动化应用水平，将直接影响到新闻采集、编辑、发送、出版等工作的及时性、准确性及保密性。因此，在规划和设计时我们充分考虑了计算机信息网络系统、语音通信系统及各智能子系统对综合布线系统的要求，力求把综合布线系统建设成一个可靠、开放、高带宽、可扩展、并满足未来发展的布线系统。本着‘满足用户需求的原则及先进、开放与标准化的原则，结合新闻单位工作的特殊性，在本设计方案中我们推荐使用美国AVAYA公司的超5类铜缆系列产品及光缆系列产品，并以AVAYA的超5类解决方案进行系统设计。该品牌产品和解决方案具有符合最新国际标准、抗电磁干扰能力强、先进实用、易安装、管理和维护方便、较高的性能价格比等特点。同时，该方案对用户将来的应用和发展作了充分的考虑，具有较大的扩充余地和较强的灵活性。本方案的布线范围为《******** 招标书》要求的范围，功能主要以满足计算机网络通信、语音通信、各弱电系统的联网通信及网络视频传输为主，不包含各智能子系统（如监控报警系统、会议系统、一卡通系统）本身所需的布线；各智能子系统的布线用专用电缆敷设。设计方案的内容包括综合布线系统客户需求分析、开放式布线系统方案设计、服务等部分。方案设计中详细描述了该综合布线系统的总体结构和各子系统的设计细节，包括布线系统的需求分析、布线路由、器件选型、材料清单和系统检测等部分。服务中论述了工程的品质保证和我方所要提供的培训及工程文档等等服务。商务标书包括资格证明文件的复印件、工程预算、公司简介、工程案例及项目参与人员情况等。 2. 需求分析 2.1 工程概况********新办公楼位于*市红塔西路。办公楼共地上5层，地下半层，建筑长68.2 米，宽22.4米，建筑面积5324平方米。信息中心机房设在5楼，是整个大楼的语音/数据中心。依据招标要求：大楼信息点总数为500点，采用超5类布线系统，部份点位采用光缆到桌。作为信息传输基础的综合布线系统，其设计的重点是：以中心机房为核心，将办公楼的各楼层配线架用光缆和大对数电缆与中心机房联成一个有机的整体，使系统具备稳定可靠、高速率、标准、开放、灵活、适用、可扩展的性能特点，从而满足新办公楼不同形式的应用要求。 2.2 应用需求分析作为信息传输基础的综合布线系统，必须支持现在以及未来语音、数据、视频会议、控制等信息高速传输的要求，为新闻采集、编辑、传送、出版等系列工作走向信息化、网络化奠定基础。为此，对********－办公楼的综合布线系统建设应有一个整体全面的考虑。要想建立一套高效的信息网络，必须有一套完整的高品质综合布线系统！针对用户的需
Altium Designer Summer 09 AD9 PCB LAYOUT布线设计规则说明
一. 网络类（Net Classes）的组建： 方法一：原理图中执行Place——Directives——Net Class 按Tab键，设置好相关名称属性回车，每个归属此类网络均要放置。 方法二：PCB中执行Design——Classes…命令，按下图右键执行Net Classes——Add Class命令会生产New Class，右键更名成所需要的网络类名称，单击添加归属于此网络类的网络成
员。 二. 差分网络类（Differential Pair Classes）的组建： 方法一：原理图中执行Place——Directives——Differential Pair
按Tab键，设置好相关名称属性回车，每个归属此类网络均要放置。 方法二： 步骤1：PCB中执行Design——Classes…命令，按下图右键执行Differential Pair Classes——Add Class命令会生产New Class，右键更名成所需要的差分网络类名称，单击添加归属于此网络 类的网络成员（前提是需要事先建立差分对网络）。
步骤2：建立差分对网络，PCB中执行View——Workspace Panels——PCB——PCB命令打开PCB面板，面板切换至Differential Pairs Editor，点击选择相应的差分网络类后再点击按钮Add，输入自定义的网络差分对名称，同时设置定义好对应的差分网络（Positive Net和Negative Net）。
也可以通过双击Differential Pairs Editor面板中的差分网络类或执行Design——Classes…命令，把所建立的差分网络对归属到对应的差分网络类。 三. ROOM相关: 1. ROOM的组建：主要目的是用于设置个别器件内部的铺铜或布线间距。PCB中执行Design ——Rooms——Place Rectangular Room命令，按Tab键，设置好相关名称属性，在PCB中相应的器件封装上面画好Room区域。 2. 原理图导入PCB时是否生产单页ROOM 在PCB中执行Project——Project Options…
电气设备系统布线规范 版
电气设备系统布线规范【2016版】 变配电站及车间动力（照明、开关）配电（柜、盒）等公共设备设施是企业运作的心脏，电力供应不正常，不仅使整个生产活动不能正常进行，有时还会因突然断电而发生火灾事故和人身伤害事故，同时合适的布线（包括线缆选择与布敷、屏蔽连接与工艺）可以有效地减少外部环境对信号的干扰以及各种线缆之间的相互干扰，提高设备运行的可靠性，且便于查找故障原因及后期维护保养工作。 1、布线基本原则 1.1电气系统整体布线应符合设计规定的电路图及装置布线图要求； 1.2电器元件的布置应考虑安全间隙，并做到整齐、美观、对称，外形尺寸与结构类似的电器可安放在一起，以利加工、安装和配线（若采用行线槽配线方式，应适当加大各排电器间距，以利布线和维护）； 1.3尽可能减少组件之间的连线数量，把接线关系密切的控制电器置于同一组件中，同时为了电气控制系统便于检查与调试，把需经常调节、维护和易损元件组合在一起； 1.4开关电器、控制板的进出线一般采用接线端头或接线鼻子连接，应按电流大小及进出线数选用不同规格的接线端头或接线鼻子； 1.5电气柜、控制柜、柜(台)内的元件之间的连接，可以借用元件本身的接线端子直接连接，过渡连接线应采用端子排过 渡连接，端头应采用相应规格的接线端子处理； 1.6电气柜、控制柜、柜(台)之间以及它们与被控制设备之间，采用接线端子排或工业联接器（航空插头等）连接； 1.7弱电控制组件、印制电路板组件之间应采用各种类型的标准接插件连接； 1.8强电、弱电应分开并注意屏蔽，防止外界及相互干扰； 1.9所有接线端子、插座、保护装置等电气部件均应符合国家相关电气安全标准，质量可靠，其中插座、接线端子和过流、短路保护装置应通过国家3C 认证； 2、动力（照明）、配电、开关箱（柜、板） 2.1安全用电目视化
PCB设计常用规则.doc
PCB设计常用规则 1、电气规则(electrical rules) 电气设计规则用来设置在电路板布线过程中所遵循的电气方面的规则，包括安全间距、短路、未布线网络和未连接引脚这四个方面的规则：（1）、安全间距规则(clearance) 全距离。 安全距离的各项规则以树形结构形式展开，用鼠标单击安全距离规则树中的一个规则名称，如polygon clearance，则对话框的右边区域将显示这个规则使用 铜与文件中其他的对象如走线、焊盘、过孔等的安全距离是0.5mm。 （2）、短路规则(short-circuit) 该规则设定电路板上的导线是否允许短路，在该规则的约束对话框中的constraints区域中选中allow short circuit复选框，则允许短路，反之则不允许短路。---一般保持默认不改 （3）、未布线网络规则(unrouted net) 该规则用于检查指定范围内的网络是否布线成功，如果网络中有布线不成功的，该网络上已经布完的导线将保留，没有成功布线的将保持飞线。---一般保持默认不改 （4）、未连接引脚规则(unconnected) 该规则用于检查指定范围内的元器件引脚是否连接成功。默认是一个空规则，如果有需要设计有关的规则，可以添加。 2、布线规则(routing rules) 布线规则主要是与布线设置有关的规则，共有以下七类： （1）、布线宽度(width) 该规则用于布线时的布线宽度的设定。用户可以为默写特定的网络设置布线宽度，如电源网络。一般每个特定的网络布线宽度规则需要添加一个规则，以便
于其他网络区分。 constraints区域内含有粉色框中的三个宽度约束，即：最小宽度、首选宽度和最大宽度(分别为从左到右的顺序说明)。该区域中还有四个可选项，即：分别检查导线/弧线的最小/最大宽度、检查敷铜连接的最小/最大宽度、特性阻抗驱动的线宽、只针对层集合中的层即可布线层(分别为从上到下顺序说明)。 （2）、布线方式(routing topology) 该规则用于定义引脚之间的布线方式。 此规则有七种布线方式，从上到下的顺序依次表示布线方式为：以最短路径布线、以水平方向为主的布线方式(水平与垂直比为5:1)、 以垂直方向为主的布线方式(垂直与水平比为5:1)、简易菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、中间驱动的菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、平衡菊花状布线方式(需指定起点和终点，否则与shortest方式相同)、放射状布线方式。---在自动布线时需要设置（3）、布线优先级别(routing priority) 该规则用于设置布线的优先次序，优先级别高的网络或对象会被优先布线。优先级别可以设置的范围是0到100，数字越大，级别越高。可在routing priority 选项中直接输入数字设置或用其右侧的增减按钮来调节。---在自动布线时需要设置 （4）、布线板层(routing layers) 该规则用于设置允许自动布线的板层，默认状态下其顶层为垂直走向，底层为水平走向(若要改变布线方向，则可执行auto route-->set up，再单击situs routing strategies对话框中的edit layer directions按钮，打开层布线方向设置对话框来设置走线方向)。---在自动布线时需要设置 （5）、布线转角(routing corners) 该规则用于设置自动布线的转角方式，有45°，90°和圆弧转角三种布线方式。---在自动布线时需要设置 （6）、布线过孔类型(routing via style) 该规则用于设置布线过程中自动放置的过孔尺寸参数，在constraints区域中设置过孔直径(via diameter)和过孔的钻孔直径(via hole size)。---在自动布线时需要
电气设备系统布线要求规范
For personal use only in study and research; not for commercial use 电气设备系统布线规范 1．目的和分类 合适的布线（包括线缆选择与布敷、屏蔽连接与工艺）可以有效地减少外部环境对信号的干扰以及各种线缆之间的相互干扰，提高设备运行的可靠性。同时，也便于查找故障原因和维护工作，提高产品的可用性。 线缆大致分成以下几种类型： A类：敏感信号线缆 B类：低压信号线缆 D类：辅助电路配电电缆 E类：主电路配电电缆 A类指各种串行通信（如以太网、RS485等）电缆、数据传输总线、ATC天线和通信电缆，无线电、以及各类毫伏级（如热电偶、应变信号等）信号线。 B类指5V、±15V、±24V、0～10mA、4～20mA等低压信号线（如各种传感器信号、同步电压等）以及广播音频、对讲音频电缆。 D类指220/400V、连接各种辅助电机、辅助逆变器的电缆。 E类指额定电压3kV（最大3600V）以下，500V以上的电力电缆。 这4类信号中，就易被干扰而言，按A→E的顺序排列，A类线最易被干扰；就发射的电磁骚扰而言，按E→A的顺序排列，E类发射的骚扰最强。 2．线缆选择的基本原则 应选择阻燃、无卤（或低卤）、无毒的绝缘线缆，线缆应具备良好的拉伸强度、耐磨损性和柔软性，以适应振动冲击的环境。 根据信号的电压等级、额定电流、预期短路电流、频率、环境条件、电磁兼容性要求及预期寿命来选择电缆的型号和规格。线缆应符合TB/T 1484的要求。 配电电缆截面积按发热条件选择，负载电流必须小于允许载流量（安全载流量）。 电缆以线芯长期允许工作温度分成：A组（不超过100℃）和B组（不超过125℃）。 交流系统中，电缆的额定电压至少应等于系统的标称电压；直流系统中，该系统的标称电压应不大于该电缆额定电压的倍。 [T]同轴电缆的抗干扰性能较好，传输距离长，可用作视频、射频信号的电缆。 铜母线一般应根据GB 及，选择采用TBY、TBR型扁铜线及TMY、TMR型铜母线。 对于A类和B类应采用双绞屏蔽电缆，A类中的通信线必要时可采用光纤。 [T]配电电缆宜用屏蔽电缆，以防止对外部的辐射干扰。 3．布线的基本要求 电气设备的布线应符合设计规定的电路图及装置布线图要求。 4．电子装置的布线 布线原则 机车电子装置内两接线端子间电线不允许剪接。 导线穿过金属板（管）孔时，应在板（管）孔上装有绝缘护套（出线环或出线套）。 导线弯曲时，过渡半径应为导线直径的3倍以上，导线束弯曲时也应符合该要求，并圆滑过
Altium Designer Rules规则详解
Altium Designer Rules规则详解 2011-09-18 08:10:58| 分类：我爱☆DIY|举报|字号订阅 对于PCB的设计，AD提供了详尽的10种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。根据这些规则，Protel DXP进行自动布局和自动布线。很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对Protel DXP的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在PCB电路板编辑环境下，从Protel DXP的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图6-1所示的PCB Rules and Constraints Editor(PCB设计规则和约束) 对话框。 图6-1 PCB设计规则和约束对话框 该对话框左侧显示的是设计规则的类型，共分10类。左边列出的是Desing Rules( 设计规则) ，其中包括Electrical （电气类型）、Routing （布线类型）、SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。 该对话框左下角有按钮Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。
对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在左边任一类规则上右击鼠标，将会弹出如6-2所示的菜单。 在该设计规则菜单中，New Rule是新建规则；Delete Rule是删除规则；Export Rules是将规则导出，将以 .rul为后缀名导出到文件中；Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。图6 — 2设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等4个小方面设置。 1 ．Clearance （安全距离）选项区域设置 安全距离设置的是PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在Clearance上右击鼠标，从弹出的快捷菜单中选择New Rule ……选项，如图6-3所示。 图6-3 新建规则
GB综合布线工程设计规范
《综合布线系统工程设计规范》 GB50311-2007 目录 1总则 ................................................................... 2术语和符号 ............................................................. 2.1术语 ............................................................. 2.2符号与缩略词 ..................................................... 3系统设计 ............................................................... 3.1系统构成 ........................................ 错误!未指定书签。 3.2系统分级与组成 ................................................... 3.3缆线长度划分 ..................................................... 3.4系统应用 ......................................................... 3.5屏蔽布线系统 ..................................................... 3.6开放型办公室布线系统 ............................................. 3.7工业级布线系统 ................................................... 4系统配置设计 ...........................................................
AD布线规则(自己整理)
一、PCB板的元素 1、工作层面 对于印制电路板来说，工作层面可以分为6大类， 信号层（signal layer） 内部电源/接地层（internal plane layer） 机械层（mechanical layer）主要用来放置物理边界和放置尺寸标注等信息，起到相应的提示作用。EDA软件可以提供16层的机械层。 防护层（mask layer）包括锡膏层和阻焊层两大类。锡膏层主要用于将表面贴元器件粘贴在PCB上，阻焊层用于防止焊锡镀在不应该焊接的地方。 丝印层（silkscreen layer）在PCB板的TOP和BOTTOM层表面绘制元器件的外观轮廓和放置字符串等。例如元器件的标识、标称值等以及放置厂家标志，生产日期等。同时也是印制电路板上用来焊接元器件位置的依据，作用是使PCB板具有可读性，便于电路的安装和维修。 其他工作层（other layer）禁止布线层Keep Out Layer 钻孔导引层drill guide layer 钻孔图层drill drawing layer 复合层multi-layer 2、元器件封装 是实际元器件焊接到PCB板时的焊接位置与焊接形状，包括了实际元器件的外形尺寸，所占空间位置，各管脚之间的间距等。 元器件封装是一个空间的功能，对于不同的元器件可以有相同的封装，同样相同功能的元器件可以有不同的封装。因此在制作PCB板时必须同时知道元器件的名称和封装形式。 （1）元器件封装分类 通孔式元器件封装（THT，through hole technology） 表面贴元件封装（SMT Surface mounted technology） 另一种常用的分类方法是从封装外形分类：SIP单列直插封装 DIP双列直插封装 PLCC塑料引线芯片载体封装 PQFP塑料四方扁平封装 SOP小尺寸封装 TSOP薄型小尺寸封装 PPGA塑料针状栅格阵列封装 PBGA塑料球栅阵列封装 CSP芯片级封装 (2)元器件封装编号 编号原则：元器件类型+引脚距离（或引脚数）+元器件外形尺寸 例如AXIAL-0.3DIP14RAD0.1RB7.6-15等。 （3、铜膜导线是指PCB上各个元器件上起电气导通作用的连线，它是PCB设计中最重要的部分。对于印制电路板的铜膜导线来说，导线宽度和导线间距是衡量铜膜导线的重要指标，这两个方面的尺寸是否合理将直接影响元器件之间能否实现电路的正确连接关系。 印制电路板走线的原则： ◆走线长度：尽量走短线，特别对小信号电路来讲，线越短电阻越小，干扰越小。 ◆走线形状：同一层上的信号线改变方向时应该走135°的斜线或弧形，避免90°的拐角。
电气设备接线规范_初版
电气相关设备电气接线规范 2017.06 BY谢良辉
总要求 一.三按生产：按工艺、按标准、按图纸； 二.操作方法：选择正确的材料和正确的使用工具； 三.安装要求：横平竖直、安装牢固和防震、做好通风、远离热源； 四.接线要求：横平竖直、弧度一致、接线牢固、主次分离、不露铜丝、号码清晰一致； 五.环境卫生：动前整理、完后清扫。
一、电线的选用 1.选用导线首先要保证导线的截面能够承载正常的工作电流，同时要考虑到由于周围环境温度的影响,要留足余量(20%)。 2.电缆知识 a.电线一扎长度:100米,正负误差0.5米; b.电线型号:BV单股,BVR多股,BVV双胶单股,BVVR双胶多股； c.电线常用规格:1平方/1.5平方/2.5平方/4平方/6平方/10平方等; 3.载流量（下图供参考） 4.电线颜色定义 常用电线颜色 AC380V：黄绿红\淡蓝\黄绿双色（地线PE）左中右\远中近\上中下 ABC\UVW\L1L2L3 AC220V：黄\绿\红\黑色\淡蓝\黄绿双色（地线PE） LN 传感器信号线：黑\白\粉
常用电缆型号： BV-表示单铜芯聚氯乙烯普通绝缘电线，无护套线。适用于交流电压 450/750V 及以下动力装置、日用电器、仪表及电信设备用的电线电缆。 BVR-表示聚氯乙烯绝缘，铜芯（软）布电线，常常简称软线。由于电线比较柔软，常常用于电力拖动中和电机的连接以及电线常有轻微移动的场合。 BVV-表示铜芯聚氯乙烯绝缘聚氯乙烯圆型护套电缆，铜芯（硬）布电线。常常简称护套线，单芯的是圆的，双芯的就是扁的，常常用于明装电线。 BVVB-表示铜芯聚氯乙烯绝缘聚氯乙烯平型护套电缆。适用于要求机械防护较高、潮湿等场合可明敷或暗敷。 SYV-实心聚乙烯绝缘射频同轴电缆。适用于闭路监控及有线电视工程。 RG-表示物理发泡聚乙烯绝缘电缆，常用于同轴光纤混合网（HFC）中传输数据模拟信号，以及视频传输，通信系统及信号控制系统。 SYWV-物理发泡聚乙绝缘有线电视系统电缆，视频（射频）同轴电缆（SYV、SYWV、SYFV）适用于闭路监控及有线电视工程。结构：（同轴电缆）单根无氧圆铜线物理发泡聚乙烯（绝缘）（锡丝铝）聚氯乙烯（聚乙烯） RVV-表示铜芯聚氯乙烯绝缘聚氯乙烯护套圆形连接软电缆。适用于楼宇对讲、防盗报警、消防、自动抄表等工程。 RVVP-表示软铜芯绞合圆型聚氯乙烯绝缘绝缘聚氯乙烯护套软电线。适用于楼宇对讲、防盗报警、消防、自动抄表等工程。 BVVP-表示硬铜芯扁平型 PVC 绝缘 PVC 护套，铜网屏蔽电线。 RVS-表示铜芯聚氯乙烯绞型连接电线。常用于家用电器、小型电动工具、仪器仪表、控制系统、广播音响、消防、照明及控制用线。 VV(VLV)-表示铜(铝)芯聚氯乙烯绝缘聚氯乙烯护套电力线缆，适用于敷设在室内、隧道、及沟管中，不能承受机械外力的作用，可直接埋地敷设。 二、接线前检查 工作前,使用万用表检查机器确认已无电源，并在开关上标注“禁止合闸标志”。
《综合布线系统工程设计规范》GB50311-2007
1总则 1 总则 1.0.1 为了规范建筑与建筑群的语音、数据、图像及多媒体业务综合网络建设，制定 本规范。 1.0.2 本规范适用于新建、扩建、改建建筑与建筑群综合布线系统工程设计。 1.0.3 综合布线系统设施的建设，应纳入建筑与建筑群相应的规划设计之中，根据工 程项目的性质、功能、环境条件和近、远期用户需求进行设计，应考虑施工和维护方便，确保综合布线系统工程的质量和安全，做到技术先进、经济合理。 1.0.4 综合布线系统宜与信息网络系统、安全技术防范系统、建筑设备监控系统等的 配线作统筹规划，同步设计，并应按照各系统对信息的传输要求，做到合理优化设计。 1.0.5 综合布线系统工程设计中应选用出具合格检验报告、符合国家有关技术要求的 定型产品。 1.0.6 综合布线系统的工程设计除应符合本规范外，尚应符合国家现行有关标准的规 定。 2术语和缩略语 2.1 术语 2.1 术语 2.1.1 布线 cabling 能够支持电子信息设备相连的各种缆线、跳线、接插软线和连接器件组成的系统。 2.1.2 建筑群子系统 campus subsystem 建筑群子系统由配线设备、建筑物之间的干线缆线、设备缆线、跳线等组成。 2.1.3 电信间 telecommunications room 放置电信设备、缆线终接的配线设备，并进行缆线交接的一个空间。 2.1.4 工作区 work area 需要设置终端设备的独立区域。 2.1.5 信道 channel 连接两个应用设备的端到端的传输通道。 2.1.6 链路 link 一个CP链路或是一个永久链路。 2.1.7 永久链路 permanent link
Altium Designer 布线规则设定
Altium Designer 布线规则设定 2010-09-20 09:07:45| 分类：默认分类 | 标签： |字号大中小订阅 对于 PCB 的设计， Altium Designer 6.0提供了详尽的 10 种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。根据这些规则， Protel DXP 进行自动布局和自动布线。很大程度上，布线是否成功和布线的质量的高低取决于设计规则的合理性，也依赖于用户的设计经验。 对于具体的电路可以采用不同的设计规则，如果是设计双面板，很多规则可以采用系统默认值，系统默认值就是对双面板进行布线的设置。 本章将对 Altium Designer 6.0的布线规则进行讲解。 6.1 设计规则设置 进入设计规则设置对话框的方法是在 PCB 电路板编辑环境下，从 Protel DXP 的主菜单中执行菜单命令Desing/Rules ……，系统将弹出如图 6 — 1 所示的 PCB Rules and Constraints Editor(PCB 设计规则和约束 ) 对话框。 该对话框左侧显示的是设计规则的类型，共分 10 类。左边列出的是 Desing Rules( 设计规则 ) ，其中包括 Electrical （电气类型）、 Routing （布线类型）、 SMT （表面粘着元件类型）规则等等，右边则显示对应设计规则的设置属性。
该对话框左下角有按钮 Priorities ，单击该按钮，可以对同时存在的多个设计规则设置优先权的大小。 对这些设计规则的基本操作有：新建规则、删除规则、导出和导入规则等。可以在左边任一类规则上右击鼠标，将会弹出如图 6 — 2 所示的菜单。 在该设计规则菜单中， New Rule 是新建规则； Delete Rule 是删除规则； Export Rules 是将规则导出，将以 .rul 为后缀名导出到文件中； Import Rules 是从文件中导入规则；Report ……选项，将当前规则以报告文件的方式给出。图 6 — 2 设计规则菜单 下面，将分别介绍各类设计规则的设置和使用方法。 6.2 电气设计规则 Electrical （电气设计）规则是设置电路板在布线时必须遵守，包括安全距离、短路允许等 4 个小方面设置。 1 ． Clearance （安全距离）选项区域设置 安全距离设置的是 PCB 电路板在布置铜膜导线时，元件焊盘和焊盘之间、焊盘和导线之间、导线和导线之间的最小的距离。 下面以新建一个安全规则为例，简单介绍安全距离的设置方法。 （ 1 ）在 Clearance 上右击鼠标，从弹出的快捷菜单中选择New Rule ……选项，如图6 — 3 所示。 图 6 — 3 新建规则 系统将自动当前设计规则为准，生成名为 Clearance_1 的新设计规则，其设置对话框如图 6 — 4 所示。 图 6 — 4 新建 Clearance_1 设计规则 （ 2 ）在 Where the First object matches 选项区域中选定一种电气类型。在这里选定Net 单选项，同时在下拉菜单中选择在设定的任一网络名。在右边 Full Query 中出现InNet （）字样，其中括号里也会出现对应的网络名。 （ 3 ）同样的在 where the Second object matches 选项区域中也选定 Net 单选项，从下拉菜单中选择另外一个网络名。
《综合布线系统工程设计规范》GB50311-2007
GB50311-2007综合布线系统工程设计规范
中华人民共和国国家标准 综合布线系统工程设计规范 Code for engineering design of generic cabling system for building and campus GB50311-2007 中华人民共和国建设部公告第619号 建设部关于发布国家标准《综合布线系统工程设计规范》的公告 现批准《综合布线系统工程设计规范》为国家标准，编号为GB 50311-2007，自2007年10月1日起实施。其中，第7.0.9条为强制性条文，必须严格执行。原《建筑与建筑群综合布线系统工程设计规范》GB／T 50311-2000同时废止。本规范由建设部标准定额研究所组织中国计划出版社出版发行。 中华人民共和国建设部 二oo七年四月六日
前言 本规范是根据建设部建标C20043 67号文件《关于印发“二OO四年工程建设国家标准制订、修订计划”的通知》要求，对原《建筑与建筑群综合布线系统工程设计规范》GB／T 50311-2000工程建设国家标准进行了修订，由信息产业部作为主编部门，中国移动通信集团设计院有限公司会同其他参编单位组成规范编写组共同编写完成的。 本规范在修订过程中，编制组进行了广泛的市场调查并展开了多项专题研究，认真总结了原规范执行过程中的经验和教训，加以补充完善和修改，广泛吸取国内有关单位和专家的意见。同时，参考了国内外相关标准规定的内容。 本规范中以黑体字标志的条文为强制性条文，必须严格执行。 本规范由建设部负责管理和对强制性条文的解释，信息产业部负责日常管理，中国移动通信集团设计院有限公司负责具体技术内容的解释。在应用过程中如有需要修改与补充的建议，请将有关资料寄送中国移动通信集团设计院有限公司(地址：北京市海淀区丹棱街16号，邮编：100080)，以供修订时参考。 本规范主编单位、参编单位和主要起草人： 主编单位：中国移动通信集团设计院有限公司 参编单位：中国建筑标准设计研究院 中国建筑设计研究院 中国建筑东北设计研究院 现代集团华东建筑设计研究院有限公司 五洲工程设计研究院 主要起草人：张宜张晓微孙兰李雪佩张文才陈琪成彦温伯银赵济安瞿二澜朱立彤刘侃陈汉民
低压电气设备配线规范
竭诚为您提供优质文档/双击可除低压电气设备配线规范 篇一：电气配线标准 电气控制柜元件安装、接线、配线的规范 一、元器件安装 1.1前提 所有元器件应按制造厂规定的安装条件进行安装。 适用条件 需要的灭弧距离 拆卸灭弧栅需要的空间等，对于手动开关的安装，必须保证开关的电弧对 操作者不产生危险 1.2组装前首先看明图纸及技术要求 1.3检查产品型号、元器件型号、规格、数量等与图纸是否相符 1.4检查元器件有无损坏 1.5必须按图安装(如果有图） 1.6元器件组装顺序应从板前视，由左至右，由上至下
下 1.7同一型号产品应保证组装一致性 1.8面板、门板上的元件中心线的高度应符合规定。元件名称安装高度（m）：指示仪表、指示灯0.6- 2.0 电能计量仪表0.6-1.8 控制开关、按钮0.6-2.0 紧急操作件00.8-1.6 组装产品应符合以下条件： 操作方便。元器件在操作时，不应受到空间的防碍，不应有触及带电体的可 能。 维修容易。能够较方便地更换元器件及维修连线。 各种电气元件和装置的电气间隙、爬电距离应符合4.4条的规定。保证一、二次线的安装距离。 1.9组装所用紧固件及金属零部件均应有防护层，对螺钉过孔、边缘及表面的毛刺、尖锋应打磨平整后再涂敷导电膏。 1.10对于螺栓的紧固应选择适当的工具，不得破坏紧固件的防护层，并注意相应的扭矩。 1.11主回路上面的元器件，一般电抗器，变压器需要接地，断路器不需要接地，下图中为电抗器接地。 1.12对于发热元件(例如管形电阻、散热片等)的安装应
考虑其散热情况，安装距离应符合元件规定。额定功率率为75w及以上的管形电阻器应横装，不得垂直地面竖向安装。 下图为错误接法： 1.13所有电器元件及附件，均应固定安装在支架或底板上，不得悬吊在电器及连线上。 1.14接线面每个元件的附近有标牌，标注应与图纸相符。除元件本身附有供填写的标志牌外，标志牌不得固定在元件本体上。 （1）端子的标识 1.15标号应完整、清晰、牢固。标号粘贴位置应明确、醒目。 （2）双重的标识 1.16安装于面板、门板上的元件、、其标号应粘贴于面 板及门板背面元件下方，如下方无位置时可贴于左方，但粘贴位置尽可能一致， （3）门上的器件 1.17保护接地地连续性 保护接地连续性利用有效接线来保证。 柜内任意两个金属部件通过螺钉连接时如有绝缘层均 应采用相应规格的接 地垫圈并注意将垫圈齿面接触零部件表面（红圈处）， 或者破坏绝缘层。
综合布线系统工程量计算规则和说明
综合布线系统工程量计算规则和说明 ——小蚂蚁算量工厂综合布线系统是智能化办公室建设数字化信息系统基础设施，是将所有语音、数据等系统进行统一的规划设计的结构化布线系统，为办公提供信息化、智能化的物质介质，支持将来语音、数据、图文、多媒体等综合应用。是安装工程的一部分，今天小蚂蚁算量工厂为大家总结整理了综合布线系统工程量计算规则，希望大家能用上。 一、工程量计算规则 1.双绞线缆、光缆、漏泄同轴电缆、电话线和广播线敷设、穿放、明布放以"m"计算。电缆敷设单根延长米计算，如一个架上敷设3根各长100m的电缆，应按300m计算，以此类推。电缆附加及预留的长度是电缆敷设长度的组成部分，应计入电缆长度量之内。电缆进入建筑物预留长度2m；电缆进入沟或吊架上引上(下)预留1.5m；电缆中间接头盒。预留长度两端各留2m。 2.制作跳线以"条"计算，卡接双绞线缆以"对"计算，跳线架、配线架安装"条"计算。 3.安装各类信息插座、过线(路)盒、信息插座的底盒(接线盒)、光缆终端盒和跳块打接以"个"计算。 4.双绞线缆测试，以"链路''或"信息点"计算，光纤测试以"链路"或"芯"计算。 5.光纤连接以"芯"(磨制法)以"端口"计算。 6.布放尾纤以"根"计算。 7.室外架设架空光缆以"m"计算。 8.光缆接线以"头"计算。
9.制作光缆成端接头以"套"计算。 10.安装漏泄同轴电缆接头以"个"计算。 11.成套电话组线箱、机柜、机架、抗震底座安装以"台"计算。 12.安装电话出线口、中途箱、电话电缆架空引入装置以"个"计算。 二、说明 1.综合布线包括：双绞线、光缆、漏泄同轴电缆、电话线和广播线的敷设、布放和测试工程。 2.综合布线不包括的内容：钢管、PVC管、桥架、线槽敷设工程、管道工程、杆路工 程、设备基础和埋式光纤的填挖土工程，若发生时执行《电气设备安装工程》和有关土建工程消耗项目。 3.综合布线双绞线布放是按六类以下(含六类)系统编制的，六类以上的布线系统工程所用消耗量的综合工日的用量按增加20％计列： 4.在已建天棚内敷设线缆时，所用消耗量的综合工日的用量按增加80％计列。 三、计算工程量套用消耗量标准时的要点 1.工程造价预算需计算工程量的项目 （1）水平布线系统(包含工作区子系统) 水平线缆种类、数量：目前多用五类、超五类或六类双绞线。 信息模块种类、数量：数量=信息点+语音点。 面板型号、数量：数量：信息点+语音点。 用户区跳线类型、数量：数量=信息点+语音点。 (2)垂直主干布线系统
综合布线系统设计依据
一般知识 一、综合布线系统设计依据 《智能建筑设计标准》 GB/T50314-2000； 民用建筑线缆标准 EIA/TIA570； 民用建筑通信管理标准 EIA/TIA606； 民用建筑通信管理标准 EIA/TIA607； 国际建筑布线标准 IEC/ISO11801； 光纤分布式数据接口高速局域网标准 ANSIFDDI； 综合业务数字网基本数据速率接口标准 CCITTISDN； 建筑与建筑群综合布线系统设计规范 GBT/T 50311-2000； 建筑与建筑群综合布线系统验收规范 GBT/T 50312-2000； 《商用建筑线缆标准》 EIA/TIA568A； 《商用建筑线缆标准》 EIA/TIA569； 《民用建筑电气设计规范》 JGJ/16-92； 《建筑设计防火规范》 GBJ16-37 《工业企业通信接地规范》 GBJ79-85 中华人民共和国通信行业标准 大楼通信综合布线系统标准 YD/T926.1-1997 网络布线YD/T 1019-1999 《数字通信对绞、星绞对称电缆》系列标准总规范。YD/T 1019-1999 《商用建筑线缆标准》 EIA/TIA568B； TIA/EIA-568-B.2-A1:Transmission Performance Specifications for 4-pair 100Ωcategory 6 Cabling ISO/IEC 11801 EN 50173 二、综合布线施工标准 1. 技术交底（方案设计思路及建设目标） 2. 勘察现场（是否具备工作面、有无交叉做业） 3. 制定施工方案（人员数量，机具种类、管线敷设路由） 4. 管理人员及施工人员进场施工（管线敷设施工、设备安装调试） a、桥架、线槽及线管（镀锌管或PVC管）的安装铺设 b、水平系统穿线施工（双绞线、同轴／视频电缆、光纤等） c、垂直干线的布线施工（各种大对数电缆．室内／外光纤等） d、工作区的安装施工（各种连接模块的打线安装，光纤头的制作安装或熔 接） e、管理区及设备间的安装施工（跳线架、配线架的打线安装及接接，光纤头的
GB50312007综合布线工程设计规范
《综合布线系统工程设计规范》精要 辽宁立科信息工程有限公司工程部 月2年2008．
目录 1总则................................................................................................................................................................ .. (2) 2术语和符号 (2) 2.1术语 (2) 2.2符号与缩略词 (3) 3系统设计 (4) 3.1系统构成 (4) 3.2系统分级与组成 (6) 3.3缆线长度划分 (7) 3.4系统应用 (9) 3.5屏蔽布线系统 (11) 3.6开放型办公室布线系统 (12) 3.7工业级布线系统 (13) 4系统配置设计 (14) 4.1工作区 (15) 4.2配线子系统 (16) 4.3干线子系统 (17) 4.4建筑群子系统 (18) 4.5设备间 (18) 4.6进线间 (18) 4.7管
理 (19) 5系统指标.............................................................................................................................................................. 19 6安装工艺要求 (26) 6.1工作区 (26) 6.2电信间 (27) 6.3设备间 (27) 6.4进线间 (28) 6.5缆线布放 (29) 7电气防护及接地 (30) .................................................................................................................................................................... .. 32 防火8． 1总则 综合布线系统的设备应选用经过国家认可的产品质量检验机构鉴定合格的、符合国家有关技术标准的定型产品。 2术语和符号 2.1术语 2.1.1布线cabling能够支持信息电子设备相连的各种缆线、跳线、接插软线和连接器件组成的系统。 2.1.2建筑群子系统campus subsystem由配线设备、建筑物之间的干线电缆或光缆、设备缆线、跳线等组成的系统。 2.1.3电信间telecommunications room放置电信设备、电缆和光缆终端配线设备并进行缆线交接的专用空间。 2.1.4工作区work area需要设置终端设备的独立区域。 2.1.5信道channel 连接两个应用设备的端到端的传输通道。信道包括设备电缆、设备光缆和工作区电缆、工作区光缆。 2.1.6链路link一个CP链路或是一个永久链路。 2.1.7永久链路permanent link信息点与楼层配线设备之间的传输线路。它不包括工作区缆线和连接楼层配线设备的设备缆线、跳线，但可以包括一个CP链路。 2.1.8集合点(CP)consolidation point楼层配线设备与工作区信息点之间水平缆线路由中的连接点。