数控 分 频 器
数控机床各组成部分结构及控制原理
1．插补周期的选择
T的选择非常重要 基本思想：采用时间分割的思想，根据编程给定的进 给速度F将轮廓曲线分割为相等的插补周期T的进给段， 即轮廓步长ΔL，ΔL＝F.T
2．插补运算时间
T必须大于插补运算时间和CPU执行其他实时任务所 需的时间之和
11
3．位置反馈采样周期
插补运算结果是供位置采样周期使用的各坐标轴的 位置增量值，因此，采样周期TF通常＝T，或者T 是TF的整数倍。T=8ms ，TF＝4ms
30
2．4 数控机床的进给伺服系统
伺服系统的特点
1. 伺服系统的运动来源于偏差信号 偏差：指令信号与反馈信号的比较
2. 伺服系统必须有负反馈回路 3. 伺服系统始终处于过渡过程状态 4. 伺服系统必须具有力（力矩）放大作用
31
伺服系统的基本要求
位移精度要高 定位精度高 稳定性好 动态响应快 调速范围宽 低速大转矩
F 0 F 0
x y
F F ye F F xe
6
3. 终点判别
总步长法：N X e Ye
单边计数法：N maxXe , Ye
坐标计数法 长边坐标计数法
7
❖ 4. 举例
❖ 若加工第一象限直线OE，起点为O（0，0），终点为E（5，3）。按逐点 比较法进行插补计算，并作出插补轨迹图。
1. 调速范围宽而有良好的稳定性，低速 时要求速度平稳；
2. 负载特性硬，即使在低速时，有足够 的
负载能力，反应速度快； 3. 可频繁地起、停、换向等。
34
2．4．2 开环进给伺服系统
一、工作原理： ❖ 组成部分：驱动控制环节、执行元件 ❖ 驱动控制环节的任务：是将指令脉冲
转化为执行元件所需的信号 ❖ 步进电机的任务：是将（处理过的指
EDA技术与Verilog_HDL(潘松)第6章习题答案
6-1 在Verilog设计中，给时序电路清零（复位）有两种不同方法，它们是什么，如何实现？答：同步清零、异步清零，在过程语句敏感信号表中的逻辑表述posedge CLK用于指明正向跳变，或negedge用于指明负向跳变实现6-2 哪一种复位方法必须将复位信号放在敏感信号表中？给出这两种电路的Verilog 描述。
答：异步复位必须将复位信号放在敏感信号表中。
同步清零：always @(posedge CLK) //CLK上升沿启动Q<=D; //当CLK有升沿时D被锁入Q异步清零：always @(posedge CLK or negedge RST) begin //块开始if(!RST)Q<=0; //如果RST=0条件成立，Q被清0else if(EN) Q<=D;//在CLK上升沿处，EN=1，则执行赋值语句end//块结束6-3 用不同循环语句分别设计一个逻辑电路模块，用以统计一8位二进制数中含1的数量。
module Statistics8(sum,A); output[3:0]sum;input[7:0] A;reg[3:0] sum;integer i;always @(A)beginsum=0;for(i=0;i<=8;i=i+1) //for 语句if(A[i]) sum=sum+1;else sum=sum;endendmodule module Statistics8(sum,A); parameter S=4;output[3:0]sum;input[7:0] A;reg[3:0] sum;reg[2*S:1]TA;integer i;always @(A)beginTA=A; sum=0;repeat(2*S)beginif(TA[1])sum=sum+1;TA=TA>>1;endendendmodulerepeat循环语句for循环语句module Statistics8(sum,A);parameter S=8;output[3:0]sum;input[7:0] A;reg[S:1] AT;reg[3:0] sum;reg[S:0] CT;always @(A) beginAT={{S{1'b0}},A}; sum=0; CT=S;while(CT>0) beginif(AT[1])sum=sum+1;else sum=sum;begin CT= CT-1; AT=AT>>1; end end endendmodule6-3 用不同循环语句分别设计一个逻辑电路模块，用以统计一8位二进制数中含1的数量。
音乐数控分频器 计算
音乐数控分频器计算
一个分频器设计的参考公式，在实际中，分频器的各元件数值可能与这相比有相当大的不同，这是因为扬声器的阻抗特性并不是线性的，而是随着频率的升高同样也在上升。
而且扬声器的频响特性也并不是完全平直的，在它的频响特性曲线上有许许多多的微小峰谷，这些都给分频器的实际设计带来了非常大的影响，因为众所周知的原因，分频器的理论计算公式是建立在以理想电阻取代扬声器的基础上的。
如果是采用加法计数器来实现分频，预置数为2，即起始计数值=2，那么还有个重要的参数是需要知道的，就是计数器的模。
从左到右，触发器输入输出设为D1、Q1，D2、Q2；D1 = Q2，D2 =（Q1+Q2）' ;Q2n = D2；设初态为Q1 = Q2 = 0；那么就是Q1=0，Q2=0，D1=0，D2=1；第1个脉冲到来后，Q1=0，Q2=1--->D1=1--->D2=0；第2个脉冲到来后，Q1=1，Q2=0--->D1=0--->D2=0；第3个脉冲到来后，Q1=0，
Q2=0--->D1=0--->D2=1；此时就回到了初态，从而进入下一个循环，就是每3个时钟脉冲一个循环；这里Q1、Q2互为反相。
电容C的计算公式：
C=1(2πfR)
式中f是分频频率，R是高音扬声器的阻抗。
分频频率可以选择在2~5kHz左右。
例如分频频率选在4kHz，高音扬声器阻抗为8Ω，则1(2π*4000*8)≈0.000005法拉，换算成微法就是5微法。
注意这是个无极性电容。
电容和电感组成效果更好的二分频器。
EDA_课程设计_乐曲演奏器
EDA课程设计题目：乐曲硬件演奏电路的VHDL设计专业：通信工程班级：通信082姓名：***学号：**********一、 设计题目：乐曲硬件演奏电路的VHDL 设计二、 设计目标：1）能够播放“梁祝”乐曲。
2）能够通过LED 显示音阶。
3）具有“播放/停止”功能，并在此基础上实现“按键演奏”的电子琴功能。
三、 设计原理：1. 音乐基础知识一段简单乐谱由音调和节拍组成，音调表示一个音符唱多高的频率，节拍表示一个音符唱多长的时间。
音符的节拍我们可以举例来说明。
在一张乐谱中，我们经常会看到这样的表达式，如1=C 44、1=G 43…… 等等。
以43为例加以说明，它表示乐谱中以四分音符为节拍，每一小结有三拍。
比如：图1其中1 、2 为一拍，3、4、5为一拍，6为一拍共三拍。
1 、2的时长为四分音符的一半，即为八分音符长，3、4的时长为八分音符的一半，即为十六分音符长，5的时长为四分音符的一半，即为八分音符长，6的时长为四分音符长。
那么一拍到底该唱多长呢？一般说来，如果乐曲没有特殊说明，一拍的时长大约为400—500ms 。
我们以一拍的时长为400ms为例，则当以四分音符为节拍时，四分音符的时长就为400ms，八分音符的时长就为200ms，十六分音符的时长就为100ms。
2.原理图框图：图2.框图3.原理图说明音乐播放原理说明音符的频率由数控分频器模块Speakera产生。
ToneTaba模块从NoteTabs模块中输入的音符数据，将对应的分频预置数据传送给Speakera模块，并将音符数据送到LED模块显示音阶。
NoteTabs模块中包含有一个音符数据ROM，里面存有歌曲“梁祝”的全部音调，在此模块中设置了一个8位二进制计数器，作为音符数据ROM的地址发生器。
这个计数器的计数频率为4Hz，即每一个数值的停留时间为0.25秒。
例如：“梁祝”乐曲的第一个音符为“3”，此音在逻辑中停留了4个时钟节拍，即1秒钟时间，所对应的“3”音符分频预置数为1036，在Speakera的输入端停留了1秒。
数控 兰州理工大学,考研可以参考
习题一1-1 数控机床由哪几部分组成？答案数控机床一般由控制介质，数控装置，伺服系统和机床本体组成，对于闭环控制的数控机床还要加一个测量装置。
1-2 数控机床的纸带编码标准有几种 ? 各有何特点 ?答案数控机床的纸带编码标 1-7 准有两种： EIA( 美国电子工业协会 ) 代码和 ISO( 国际标 1-8 准化组织 ) 代码两种代码都有数字码，字母码和其他代码，第 3 列于第 4 列之间有同步孔产生同步信号。
EIA 代码为补奇码为补奇列，起第 8 列孔只用作程序段结束 CR 符号，因此容量为 2 6 ＝ 64 。
ISO 代码为补偶码，第 8 列为补代码有特征可循，数字码在第 5 列和第 6 列都有孔，字母则在第 7 列都有孔； ISO 代码的容量为 2 7 ＝习题一1-5 试解释下列符号的意义：(1) G03 ； (2) M05 ； (3) S40( 二位数法 ) ；(4) F723( 三位数法 ) ； (5) LF 。
答案（1）G03;逆时针圆弧插补（2）M05；主轴停止（3）S40;主轴转速为100转/分（4）F723；进给速度为2300毫米/分（5）LF；程序段结束，新行或换行习题一1-6 在某数控机床说明书中查到该机床的编程格式为： N2G2X ± 32Y ± 32F3S4T2M2 ，试解释各字的意义。
答案N2表示序号N后跟两位数字；G2表示准备功能字G后跟两位数字；X±23表示X轴方向坐标功能字带有方向＋小数点前两位，小数点后三位；Y±23表示Y轴方向坐标功能字带有方向＋，—号，小数点前三位，小数点后表示进给功能字F后跟三位数字；S4表示主轴更能字S后跟四位数字；T2表示进给功能字T后跟两位数字；M2能字M后跟两位数字。
1-7 何谓点位控制、点位直线控制、轮廓控制 ? 三者有何区别 ?答案点位控制——这种控制加工方式是指刀具从某一位置向另一位置移动时不管中间的移动轨迹如何，只要刀具最后准确到达目标即仅控制行程终点的坐标值。
一种可控分频比分频器的设计与研究
择 个 计 数 器 的 计 数 结 果 。 累 加 法 器 的 位 数 由分 频
比 的 小 数 部 分 确 定 计 数 器 １ 计 数 器 ２为 超 前 进 位 和
汁数器 。
频 的 变 换 。 是 有 时 高 速 时 钟 的 频 率 、 低 速 时 钟 但 是 的 整 数 倍 譬 如 把 ２ ＭＨ 的 时钟 分 额 为 ２０８ ｚ 时 ０ ｚ ４ ＭＨ 的
功 能 本 史就 是 针 对 这 种 问 题 进 行 深 入 讨 论 ， 觇 ｒ 给
电路 的 原 理 设 亡 数 学 模 型 和 性 能 分 析 ｝、 ２ 电 路 原 理 设 计
基金工 目：邮 电器重点末 技笈展 划项 Ｅ ｊ 编 号：９ ０５ 收稿 日 ：２ ０一 １Ｉ 亟 Ｌ ｌ ８４ ） 期 ０１ ５ Ｏ 作者简介：黄海牛 （９４ ） １６ 一．男，陕 ＾，《 ，副教授，主 霉从事数 字号 集成 电路设计与研究
实验4 数控分频器的设计
（6）实验附加内容：将例1扩展成16位分频器， 并提出此项设计的数项实用示例，如PWM的设计 等。 （7）思考题：怎样利用2个例1给出的模块设计 一个电路，使其输出方波的正负脉宽的宽度分 别由两个8位输入数据控制？ （ 8 ）实验报告：根据以上的要求，将实验项目 分析设计，仿真和测试写入实验报告。
（3）实验内容1：按照如图电路原理图，完成电 路元件之间与输出、输入之间的连接，最后将设计 好的数控分频器以 PULSE.GDF 为图形文件名保存 ，并编译。
图1 当给出不同输入值D时，FOUT输出不同 频率（CLK周期=50ns） （ 4 ）实验内容 2 ：根据下图 2 的波形提示，分析 例 1程序中的各语句功能、设计原理、逻辑功能， 并详述进程P_REG和P_DIV的作用。
实 验 五 数控分频器的设计
（1）实验目的：学习数控分频器的设计、分析和 测试方法。 （2）实验原理：数控分频器的功能就是当在输入 端给定不同输入数据时，将对输入的时钟信号有不 同的分频比，数控分频器就是用计数值可并行预置 的加法计数器设计完成的，方法是将计数溢出位与 预置数加载输入信号相接即可。
（3）实验内容1：原理图设计输入：在原理图编 辑窗口，调入数控分频器电路设计所需要的 2个带 预置功能的 4 位二进制计数器 74161 ， NAND8 （ 8 输入与非门）和1个TFF。
BEGIN IF CLK'EVENT AND CLK = '1' THEN IF CNT8 = "11111111" THEN CNT8 := D; --当CNT8计数计满时，输入数 据D被同步预置给计数器CNT8 FULL <= '1'; --同时使溢出标志信号FULL输出为高电平 ELSE CNT8 := CNT8 + 1; --否则继续作加1计数 FULL <= '0'; --且输出溢出标志信号FULL为低电平 END IF; END IF; END PROCESS P_REG ;
(VHDL实验报告)模值12计数器、分频器的设计
电子科技大学成都学院学院指导教师模值12计数器，分频器设计二、实验目的1、了解二进制计数器的工作原理。
2、时钟在编程过程中的作用。
3、学习数控分频器的设计、分析和测试方法。
4、了解和掌握分频电路实现的方法。
5、掌握EDA技术的层次化设计方法。
三、实验原理（1）二进制计数器中应用最多、功能最全的计数器之一，含异步清零和同步使能的加法计数器的具体工作过程如下：在时钟上升沿的情况下，检测使能端是否允许计数，如果允许计数（定义使能端高电平有效）则开始计数，否则一直检测使能端信号。
在计数过程中再检测复位信号是否有效（低电平有效），当复位信号起作用时，使计数值清零，继续进行检测和计数。
其工作时序如下图所示：（2）数控分频器的功能就是当输入端给定不同的输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器来设计完成的，方法是将计数溢出位与预置数加载输入信号相接得到。
（1）“模值12计数器的设计”的实验要求完成的任务是在时钟信号的作用下，通过使能端和复位信号来完成加法计数器的计数。
实验中时钟信号使用数字时钟源模块的1HZ信号，用一位拨动开关K1表示使能端信号，用复位开关S1表示复位信号，用LED模块的LED1～LED4来表示计数的二进制结果。
实验L ED 亮表示对应的位为‘1’，LED灭表示对应的位为‘0’。
通过输入不同的值模拟计数器的工作时序，观察计数的结果。
实验箱中的拨动开关、与FPGA 的接口电路，LED 灯与FPGA 的接口电路以及拨动开关、LED 与F PGA 的管脚连接在实验一中都做了详细说明，这里不在赘述。
数字时钟信号模块的电路原理如下图所示，其时钟输出与F PGA 的管脚连接表如下图所示：信号名称对应FPGA 管脚名说明DIGITAL-CLK C13 数字时钟信号送至FPGA 的C13按键开关模块的电路原理如下图所示：按键开关的输出与F PGA 的管脚连接表如下图所示：五、实验步骤（一）模值12计数器的设计1、建立工程文件1）运行QUARTUSII 软件。
数控分频器
数控分频器1.1法度榜样计数分频器 (2)1.1.1标题要求 (2)1.1.2 筹划论证 (2)1.2（实训题标题）波形产生器与计数器 (4)1.2．1标题要求 (4)1.2.2筹划论证 (4)二电子线路设计与实现 (6)2.1法度榜样计数分频器电路设计 (6)2.2波形产生器与计数器电路设计 (6)三成果与分析 (8)3.1法度榜样计数分频器的实现 (8)3.2.1波形产生与计数器的实现 (8)3.2.2 实际后果 (10)四总结与领会 (12)参考文献 (13)附录 (14)波形产生与计数器焊接PCB图 (15)一标题要求与筹划论证1.1法度榜样计数分频器1.1.1标题要求用差不多操纵的mulitisim的相干常识，在mulitisim的运行情形下设计并仿真一个法度榜样计数分频器的实验，应用74LS138以及两片74LS195构成模值为2-8的法度榜样计数分频器，要求实现的功能如下：表1 法度榜样计数分频器功能表1.1.2 筹划论证图1 体系整体模块图表3 74LS195D 功能表由功能表可知，74LS138的G2A 和G2B 输入端中只要有一个是高电平，不管G1和CBA 是高电平照样低电平，Y0~Y7输出的差不多上高电平，若G1输入低电平，Y0~Y7输出的也差不多上高电平，在G1、G2A 以及G2B 端输入的是H 、L 、L 时，输出端Y0~Y7受CBA 三个输入端操纵，同时Y 输出低电平有效,同时是呈阶梯状分布，如许可实现3线-8线译码器的功能，再经由过程该译码器适本地操纵芯片74LS195就可实现法度榜样计数分频器。
至于74LS195，当输入端MR 是低电日常平凡，不论P E 、J 、K 、n P 输入低电平照样高电平，输出端Q 0~ Q 3差不多上低电平，因此MR 端是高电平有效，同时当PE 输入是高电日常平凡，该芯片具有移位存放器的功能（看图1的时序图可知），然则当PE 端输入是低电日常平凡，不论JK 端输入什么电平，输出端n n P Q ，恰是因为该芯片有移位存放器的功能，再加上译码器，要实现分频器的功能就不成问题了，因此要实现分频器的关键在移位存放器上。
数控机床常用低压电器基本知识
数控机床常用低压电器
电弧的危害 （1）电弧的存在延长了开关电器开断
故障电路的时间，加重了电力系统短路故障 的危害。
（2）电弧产生的高温，将使触头表面 熔化和蒸化，烧坏绝缘材料。对充油电气设 备还可能引起着火、爆炸等危险。
（3）由于电弧在电动力、热力作用下 能移动，很容易造成飞弧短路和伤人，或引 起事故的扩大。
数控机床电气及PLC控制技术
数控机床常用低压电器
2.工作原理 利用金属导体作为熔体串联在被保护的电路中， 当电路发生过载或短路故障时，通过熔断器的电 流超过某一规定值时，以其自身产生的热量使熔 体熔断，从而自动分断电路，起到保护作用。
对过载反应很不灵敏。 电气设备发生轻度过载时，熔断器将持续很长 时间才熔断，有时甚至不熔断。因此，除在照 明电路中外，熔断器一般不宜用作过载保护， 主要用作短路保护。
执行部分(触头系统)
数控机床电气及PLC控制技术
数控机床常用低压电器
1.电磁机构
电磁机构主要由线圈、铁芯（静铁芯）和衔铁（动 铁芯）三部分组成。其作用是利用电磁线圈的通电 或断电，使衔铁和铁芯吸合或释放，从而带动动触 头与静触头闭合或分断，实现接通或断开电路的目 的。
a)直动式 衔铁直线运动式；
b）排合式 衔铁绕轴转动
数控机床电气及PLC控制技术
2.触头系统
数控机床常用低压电器
按接触情 况分类
a)点接触； b）线接触； c)面接触
数控机床电气及PLC控制技术
CJ10系列交流 接触器的触点 一般采用双断 点桥式触点。
数控机床常用低压电器
按结构形式 分类
a)双断点桥式触点；b）指形触点
数控机床电气及PLC控制技术
数控机床电气及PLC控制技术
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA实验报告
实验三数控分频器
实验目的
1.掌握数控分频器的工作原理并能够用virlog语言编写代码，熟悉EDA6000实验箱的使
用方法。
2.进一步熟悉quartusII建立程序编译、仿真及下载的操作流程并学会数控分频器的Verilog
硬件设计
实验步骤
1.新建Verilog工程，编写代码并保存至与模块名对应的文件夹。
注意：项目应存为系统
盘以外的盘内，路径中不含中文字符。
2.编译程序，编译无误后，在【tools】里面选择RTL视，观察电路结构。
3.新建波形文件进行仿真。
保存时要和源程序存放在同一目录下。
设置好输入波形参数后，
开始仿真。
在仿真后输入输出波形中观察逻辑关系是否正确。
4.将实验箱和PC合理连接起来。
打开EDA6000软件，设置好芯片类型为ACEX1K（EP1K30
ＴＣ１４４－３），载入模式9．
5.根据ＥＤＡ６０００界面内管脚对应芯片的实际管脚在ＱＵＡＲＴＵＳII里面设定管
脚号并检查无误。
6.将程序下载至ＦＰＧＡ内，并在ＥＤＡ６０００软件界面内进行验证测试。
程序代码
module divf(clk,din,pfull,clkout);
input clk;
input [7:0] din;
output clkout,pfull;
reg full,divclk;
reg [7:0] count;
always @(posedge clk) begin
if(count==8'HFF) begin
count<=din;
full<=1; end
else if(count<255) begin
count<=count+8'B1;
full<=0; end
end
always @(posedge full) begin
divclk<=~divclk; end
assign clkout=divclk;
assign pfull=full; endmodule
编译结果
RTL
仿真设置
仿真结果
根据试验箱指定管脚
连接至EDA6000实验箱。